非易失铁电存储器的进展和若干问题.pdf

[ 4 ]Zory P S. Quantum Well Lasers.London Academic Press:1993. 73—78 ,198—203[ 5 ]郑厚植.半导体学报,1997 ,18 :481—491[ 6 ]Yorkoyama H ,Nishi K,Anan Tet al.Opt. 耐开关 “疲劳” 差,存储器列阵间会发 生干扰脉冲现象.直到80年代后期,由于薄膜 制备技术和工艺的进展以及电极材料和新的铁 电薄膜材料的发展,上述缺点终于被克服,铁电 薄膜和半导体硅集成,能在3—5V甚至更低的电压下工作,产生了有实用价值的铁电非易失 存储器.图2 FRAM的单个存储单元(a)2T/ 2C; (b)1T/ 1CFRAM有两种结构[3].一种是采用两个晶 体管和两个铁电元件(电容器) ,即2T/ 2C结构[图2 (a) ].两个铁电电容器和两个晶体管集 成,成为一个存储单元.写入时,通过PL (板线)使每一铁电电容处于相反的极化方向上(图1 电滞回线上的A和B点) ,成为 “0” 或 “1” 态.读 出时,把铁电电容器极化到同一方向(如图1上 “S”) ,则逻辑 “1” 电容器的极化被转向,有相对 大的电荷流入BL位线,而逻辑 “0” 电容器的极·712·28卷(1999年) 4期化没有被转向,输出相对较小.接在BL和BL上 的读出放大器测出从两个单元中输出的电荷量 之差,完成了 “1” 的读出.反之,把铁电电容器极 化到另一方向,则可读出 “0”.另一种是1T/ 1C 结构[图2(b) ].这种结构类似于标准的DRAM 或EEPROM ,只用一个铁电电容器.读出时,把 电容器极化,输出的电荷与一个参考单元或另 一个固定电平相比较,确定了储存在单元中是 “1” 或 “0”.像DRAM ,FRAM的这两种结构读 出是破坏性的,即读出时改变了储存元件的状 态,所以需要有一再生电路. 2T/ 2C结构需要 两个铁电元件、 两个取出器件和两条位线,使进 一步提高密度受到限制.因此,高密度FRAM 将要采用1T/ 1C结构,芯片尺寸会缩小至接近 于半导体快闪(FLASH)存储器. 另一类非易失铁电存储器是利用金属-铁 电-半导体场效应晶体管(MFSFET)结构,F (铁电薄膜)用来替代MOS管中的栅极二氧化硅层,利用铁电薄膜的极化变化来调制场效应 晶体管的沟道电流.它的读出方法为非破坏性 的.但迄今为止,MFSFET尚处于实验室研究 阶段,还不能达到实用程度.图3 FRAM单元结构剖面图图3是FRAM的典型结构剖面图.铁电电 容器集成在标准的CMOS上.先在CMOS上制 作电极,然后,用溅射或溶胶-凝胶(Sol - Gel) 或金属有机化合物化学气相沉积(MOCVD)等 技术生长厚度为011—012μm的铁电薄膜,再 沉积上电极,最后通过刻蚀图形、 引线等工艺, 形成FRAM.在现在的FRAM产品中,主要采 用两类铁电薄膜:一类是钙钛矿结构的锆钛酸 铅Pb(Zr ,Ti) O3(即PZT) ;另一类是前几年新发展的铋系层状钙钛矿结构[4]的钽酸锶铋SrBi2Ta2O9(SBT) .FRAM与传统的半导体非易失存储器比 较具有突出的优点,表1综合了FRAM和现有半导体非易失存储器最新的性能比较.表1 非易失存储器比较FRAMEEPROMFLASH可写次数> 1012104106数据传递速度5Mb/ s1kb/ s100kb/ s写入时间10ns10ms10μs写入电压118V118V314V芯片尺寸比13018由表1可见,FRAM在两个关键技术方面超过EEPROM和FLASH存 储 器:第 一,FRAM的存储是利用铁电体的极化反转机制,数据的存储和擦除都是用很低的电压(5V以 下)完成的,而EEPROM或FLASH的编程和擦除是利用电子隧道效应通过氧化物的势垒进行的,所需要的电压较高(或由外部提供或由内部电压泵产生) ,这就需要附加电路,增大芯片 尺寸,增加功耗;第二,在EEPROM中,通过氧化物的电子隧道往往产生电子陷阱,它可能捕 获电子,使电荷积聚在氧化物中,这一效应会缩减编程位和擦除位阈值电压之间的差,最终会使检测电路区别不出来.因此, EEPROM和FLASH存储器的重复擦除/编程周期的寿命受到限制,至多为106次.3 FRAM的进展和应用1987年,美国两家公司独立地公布研制出低位非易失铁电存储器的消息,在国际上引起极大的重视,不少大学和公司纷纷开展了研究 和开发,加速从实验室研究向实用化推进.其中美国的Ramtron公司以PZT铁电薄膜为存储元件[3],从1991年下半年开始生产2T/ 2C结构的低位(1—4kbit) FRAM产品,并不断进行 铁电薄膜、 电极材料制备技术和器件设计改进,从115μm线工艺发展到亚微米工艺,已有4kbit到64kbit系列产品,可重写次数据称已从108提高到1015次.据预测,到本世纪末或下世纪初,非易失铁电存储器世界市场规模可达到·812·物理每年一二百亿美元.因此,目前世界上几乎所有 较大的半导体公司都对FRAM十分重视,开展 大量的研究和发展工作,都想抢先掌握其领导权.例 如 美 国Motorola , Micron Technology ,AT 它的特好的读写耐久性,特别适合于电视频 道存储器、 游戏机数字存储器、 汽车里程表和复 印机计数器等应用;它的低电压工作和低功耗 特点,作为移动、 传呼机以及射频识别(RF - ID)系统中的存储器是最理想的[5]. IC卡将在众多领域改变我们的生活方式,而IC卡 的核心是数据存储芯片.由于FRAM的高速写 入和编程能力,低功耗、 长耐久性等特点,是IC 卡最理想的存储器[6].因此,国外一些半导体公司把FRAM作为IC卡芯片进行了大量的研 究和开发,尤其是在应用更广泛的非接触式IC 卡上.表2是非接触式IC卡存储芯片比较. 显而易见,FRAM在非接触式IC卡应用 是非常理想的,而带电池的SRAM ,由于使用电池,带来生态环境的影响等问题,也将为FRAM所取代.据报道,日本的罗姆公司用FRAM制成射频识别(即RFID)非接触式卡,可对大范围空表2 非接触式IC卡存储芯片特性比较存储器通信距离通信速度重写次数功耗EEPROM短(约10cm)读:快;写:慢104—106大带电池的 SRAM长快与电池 寿命有关与电池 性能有关FRAM长(50—100cm)快> 1012非常小间的多份卡进行识别和标记.用于空港行李包裹识别.存储器的容量为1kbit ,信号接收范围50cm ,数据传递速率为33kbit/ s ,编程次数最高达1012次,在移动速度为50km/ h内都可读得.又如Motorola公司半导体部和日本松下电子公司正在联合研究和开发新一代智能卡,使用嵌入FRAM的微处理机技术,首批芯片可望在1999年制成,这将会使智能卡用户在本世纪末享受到更快的事务处理速率,使更大的信息储存容量成为可能.4 FRAM技术的若干关键问题如上所述,非易失铁电存储器FRAM将会给存储器市场和现代社会带来深远的影响,但在FRAM大规模商业化生产及其在存储器家族取得一定地位之前,有一些关键问题值得研究和发展.例如最佳的铁电薄膜及可规模生产大尺寸片子的沉积技术,合适的电极材料和工艺,FRAM的失效及机制问题等.下面就这些问题作一简单的讨论.411 铁电薄膜材料PZT和SBT薄膜是FRAM可供选择的两类材料.这两类钙钛矿结构材料都有一个相对小的金属阳离子处于氧八面体内.高于居里温度时,晶格结构对称,没有剩余极化,即为顺电体;低于居里温度时,晶格畸变,产生净极化.这种晶格畸变是一个合作现象,使邻近原胞在一个区域内有同样的畸变,这个区域就是所谓电畴.外施电场造成畴壁运动或新畴的成核和生·912·28卷(1999年) 4期长,净极化发生了变化.因此,制作FRAM的铁 电薄膜应当有较大的可转向极化值和较小的矫 顽电场,有尽可能低的成膜温度,最好能使用金属电极,能耐读写疲劳,以及在制备过程中较少 环境污染或没有公害. 表3列出了这两类材料的比较.表3 PZT和SBT薄膜的比较材料2Pr/μC/ cm2组分调 节余地成膜温 度/℃电极材料 环境问题PZT40—50大550—650混合金属 氧化物铅毒害SBT10—20小700—850金属或金 属氧化物几乎 不存在高的2Pr值对FRAM技术是绝对必要的, 尤其在制作亚微米尺寸高密度FRAM器件时 更显重要;PZT薄膜可通过合适的Zr/ Ti比值 进行调节,但SBT系的Pr偏小,且可调节余地较小. SBT成膜温度显然过高.电极材料对FRAM的疲劳产生极大的影响.研究表明,纯 金属(如铂)电极用于PZT时,肯定会发生疲 劳,但可以用金属/金属氧化物复合电极来改 进,或在采用金属电极同时,通过调节PZT的Zr/ Ti比及掺杂来改进疲劳.由于PZT中含有 铅,在大量生产中存在污染和环境问题. 因此PZT和SBT薄膜的性能改进,一直 是世界各国研究人员十分关心的重要问题.同时寻找新材料也是值得注意的问题之一.412 铁电薄膜的沉积技术[7] 磁控溅射和Sol - Gel技术已用于小批量 商用铁电薄膜存储器的制造,但在薄膜的组分 控制、 均匀性及台阶覆盖性等方面,存在一些问题.脉冲激光沉积技术虽然能很好地控制薄膜 的组分,但薄膜表面存在小颗粒问题及大面积 均匀薄膜制备,使其目前不能为商业FRAM器 件的生产商所接受,是需要努力解决的问题.MOCVD比较适合于铁电薄膜的商业生产,但MO源的选择、 传输以及公害等仍需要进一步 改进.一种新的技术即所谓液体源雾化化学沉 积法[8](LSMCD) ,可能是值得重视的技术.它 是利用预先按组分配制的铁电化合物前驱液体源,经过高频超声作用,形成1μm以下的小雾滴,沉积在衬底上,经热处理形成致密薄膜.其 组分容易控制,均匀性和台阶覆盖性好,适用于 亚微米器件的沉积.但必须指出,液体源的配制和雾化器的设计是两个关键问题.因此优化制 膜技术,以及在大尺寸半导体衬底上生产出能 保证器件质量的薄膜,并与现有半导体工艺相 容,仍然是相当重要的材料集成战略的任务.413 FRAM的失效和电极材料问题FRAM的失效主要表现为极化疲劳、 印刻(imprinting)和漏电流增大[9].极化疲劳是指多次开关下,使可转向的极化强度逐渐减小,极化 强度降低到一定值后,器件就无法工作.疲劳的 起因主要与铁电薄膜和电极材料有关.氧化物 铁电薄膜在制备过程中往往发生氧空位,尤其是PZT薄膜.在多次开关电压作用下,氧空位 在电极附近积聚,使电极区附近成为n型特征, 造成电荷在电极-铁电体界面处注入,成为外 电场的有害屏障,钉扎了电畴,使可转向的极化 逐渐减小.因此,薄膜材料和制备过程以及电极材料的选择对延缓或阻止铁电薄膜的疲劳显然 是十分重要的. SBT比PZT有更好的抗疲劳特 性,可能是由于因氧空位造成的空间电荷较少. 但是,如果改进PZT的组分(如掺杂和调节Zr/Ti比)和寻找某种电极材料,能够起到一个渗透氧空位的 “坑” 的作用,使氧空位积聚减小,或 能 “容忍” 氧空位,则PZT也可能有好的抗疲劳 特性.据说,Ramtron公司已经研究出能够经受1015次读写的PZT基FRAM ,可能在薄膜和电 极研究方面有重大的突破,但细节不详.极化印刻是指在某些条件(如在某一高温 下长时间储存某一信息)下,极化会处于一种稳 定的位置上,相当于产生了一内偏置电场,电滞 回线呈现不对称,于是需要比预定值高得多的 电压才能使极化转向,致使器件失效.极化印刻是由于缺陷(如PZT中的铅空位和氧空位对) 的极化(Poling)所引起.缩小极化印刻的最好 办法是控制材料的缺陷化学和选择合适的电极 材料[10]. 在FRAM结构中,铁电薄膜电容器直接集成在半导体电路上,制备过程中的几百度温度,·022·物理会使铁电薄膜与电极材料之间发生反应,使薄 膜与电极间的界面变得复杂. 对于FRAM器件,电极材料应当有足够低的电阻率。