三星amoled驱动芯片中文版说明书.pdf

S6E63D6 说明书说明书 S6E63D6是 一 个 有 内 置 存 储 器 、 电 源 电 路 最 大 可 以 显 示240-RGB×320 像素图像最大色彩分辩率为 26 万色另外，该芯片支持低温多晶硅平板显示器 S6E63D6 支持 Qualcomm 公司的高速接口，支持 MDDI（移动显示数字接口，Mlbile Display Digital Interface）,MDDI 完全符合录像电子标准协会（VESA， Video Electronics Standards Association） 同时 MDDI 接口也是确保高速短距离通信的非常有效的接口S6E63D6 支持 18-/16-/9-/8-bit高速总线接口从来来保证与系统存储器的有效通信 芯片有一个外部接口，在图像显示中，该芯片可以提供 18-/16-/6-bits的 RGB 总线接口以转换 26 万色的色彩数据 该芯片可以工作在低压状态下，同时有可以存储 240-RGB x 320 像素的 26 万色的图像数据同时，它也有内部的 booster 电路来产生 OLED 驱动电压以及电压跟随器来驱动电路 S6E63D6 芯片可用在驱动内部需要长时间工作的小屏幕如、MP3等屏幕上来。

如下表 1 为电源供应接口 Symbol I/O 功能描述 VDD 电源 内部逻辑电路和 RAM 的供电电源，在内部连接着稳压 器的输出，为提高可靠性，连接着一个电容，在外部不 要接电源 MVDD 电源 内部 RAM 供电，与 VDD 片外接在一起 RVDD 电源 校准的逻辑电压（1.5V） VDD3 电源 I/O 电源供应(1.65V～3.3V) VCI 电源 模拟电路电源(VCI： 2.5V～3.3V)， 是 VCI1 放大器的内 部参考电压 VCI_MDDI 电源 模拟电路电源(VCI_MDDI ：2.5V～3.3V) VSS VSSA VSSC 系统地 系统地 VSS_MDDI 电源 系统 I/O 地 VGS I 灰度电压产生电路的参考电压，当源驱动器（source driver）用来调整每个面板的灰度水平时，将该管脚连接 一个外部电阻 VCI1 I/O 第一个 booster 电路的参考电压 VCIRIN I 使用外部的 VCIR 产生模式时，为外部参考电压输入端 口 VLIN1/VLO UT1 I/O 应用 VLOUT1 电压的输入管脚/第一个 booster 电路输出 点，建议将这两个管脚连接在一起。

VLIN2/VLO UT2 I/O 应用 VLOUT2 电压的输入管脚/第二个 booster 电路输出 点，建议将这两个管脚连接在一起 VLIN3/VLO UT3 I/O 应用 VLOUT3 电压的输入管脚/第三个 booster 电路输出 点，建议将这两个管脚连接在一起 C11P,C11M C12P,C12M I/O 使用第一个 booster 电路时外部电容连接管脚 C21P,C21M I/O 使用第二个 booster 电路时外部电容连接管脚 C31P,C31M C32P,C32M I/O 使用第三个 booster 电路时外部电容连接管脚 VREG1OUT I/O 用 VLOUT1 和 GND 间幅度产生灰度电压的参考电压 VGH O 门级驱动的正电压 VGL O 门级驱动的负电压 VINT O 面板的初始化电压 VSP O 外部光敏元件的供电电压，不用时需要悬空 ELVDD I 信号处理模块的输入电压，不用时需与地连接 MTPG I MTP 编程电压，不用时需要悬空 MTPD I MTP 编程电压，不用时需要悬空 Vex I 与地相连 表 1 电源接口 如表 2 所示为系统接口。

Symbol I/O 功能描述 S_PB I 选择 CPU 接口模式，低电平时为并行接口，高电平时为串行 接口 MDDI_E N I 选择 MDDI 接口，低电平时 MDDI 接口不可用，高电平时 MDDI 接口可用 ID_MIB I 选择CPU种类， 低电平为intel 80系列CPU， 高电平为motorola 68 系列 CPU，如果 S_PB 是高电平，该端口为 ID 设置端口 CSB I 片选信号，低电平芯片可用，高电平芯片不可用 RS I 寄存器选择管脚 低电平时，指令/状态，高电平时为指令参数/RAM 数据 不用时需与 VDD3 接在一起 RW_WR B/SCL I 管脚作用 CPU 种类 管脚说明 RW 68 系列 读写选择，低电平写，高电平读 WRB 80 系列 写选通作用，在上升沿捕获数据 SCL 串行接口 时钟同步信号 E_RDB I 管脚作用 CPU 种类 管脚说明 E 68 系列 读写操作使能端 RDB 80 系列 读选通作用，低电平时读出数据 选择串行模式时，将此端口接在 VDD3 上 SDI I 串行接口的数据输入接口，在 SCL 上升沿捕捉到输入数据，不用时将此接口接在 VSS 端上。

SDO O 串行模式的数据输出接口，在 SCL 低电平时输出数据 RESETB I 复位端，上电后低电平复位 DB17-DB 0 I/O 双向数据端口 当 CPU I/F 时， 18-bit: DB 17-0 16-bit: DB17-10，DB8-1 9-bit: DB8-0 8-bit: DB8-1 当 RGB I/F 时 18-bit: DB 17-0 16-bit: DB17-10，DB8-1 6-bit: DB8-3 不用的管脚要置地 ENABLE I RGB 接口的数据使能信号 EPL=”0”时，只有低电位时，数据可以通过 RGB 接口 EPL=”1”时，只有高电位时，数据可以通过 RGB 接口 EPL ENABLE GRAM write GRAM address 0 0 有效 更新 0 1 无效 锁定 1 0 无效 锁定 1 1 有效 更新 不用时置地 VSVNC I 行同步信号，VSPL=“0”，低有效，VSPL=“1”，高有效 不用时置地 HSVNC I 列同步信号 HSPL=“0”，低有效，HSPL=“1”，高有效。

不用时置地 DOTCLK I 外部接口的时钟信号 DPL=“0”，在该信号上升沿捕捉信号 DPL=“1”，在该信号下降沿捕捉信号 不用时置地 表 2 系统接口 表 3 为 MDDI 管脚作用 Symbol I/O 功能描述 MDP I/O MDDI 数据输入/输出正端，如果 MDDI 不用，该端口悬空 MDN I/O MDDI 数据输入/输出负端，如果 MDDI 不用，该端口悬空 MSP I MDDI 数据选通输入正端，如果 MDDI 不用，该端口悬空 MSN I MDDI 数据选通输入负端，如果 MDDI 不用，该端口悬空 GPIO[9:0] (DB[17:8]) I/O 总体输入输出，如果在 MDDI 中没有用 GPIO 的话，这些管 脚应该置地 S_CSB(DB [7]) O 子屏幕驱动 IC 片选信号 低电平时说明子屏幕驱动 IC 可用，高电平时说明子屏幕驱动IC 不可用如果在 MDDI 中子屏幕模式不选用的话，这个管 脚悬空 S_RS(DB[6 ]) O 子屏幕驱动 IC 的寄存器选择信号，低平为状态/指令寄存 器 ，高平为控制寄存器，如果在 MDDI 中，该信号不用的 话则置地，如果 MDDI 中不用子屏幕模式的话，该管脚悬空。

S_WRB(D B[5]) O 子屏幕驱动 IC 的写选通信号，只有在 80 系统 18 位或者 16 位时有用这个时刻，在上升沿捕捉数据在 MDDI 中没有 采用子屏幕模式的话则悬空 S_DB[8-0] (DB[4:0],T E,TEST_O UT[2:0]) O 在子屏幕模式中，这个端口用来将 DB[8:0]转移到子屏幕驱动 IC 中，如果子屏幕模式不用的话，这些管脚应该悬空 HSYNC VSVNC ENABLE DOTCLK I MDDI 模式中，置地 RW_WRB E_RDB RS I MDDI 模式中，绑定在 VDD3 上 CSB I MDDI 模式中，绑定在 VDD3 上 表 3 MDDI 管脚作用 表 4 所示为显示端口 Symbol I/O 功能描述 SOUT[1:240] O 源驱动输出管脚，由 SS 寄存器决定正负值 FLM O 垂直列转移的初始停顿 SFTCLK,SFTCLKB O 门级驱动转移始终 SCLK1,SCLK2 O 分辩率信号 CLA,CLB,CLC O 分辩率信号 BICTL_L O 分辩率信号 BICTL_R O 分辩率信号。

EX_FLM O 不要使用这个端口，这是芯片设计这的测试端口 EX_CLK,EX_CLKB O 不要使用这个端口，这是芯片设计这的测试端口 ESR O 转移寄存器使能信号 EL_ON O 外部 ELVDD 整流器使能信号 表 4 显示端口 表 5 所示为其他端口 Symbol I/O 功能描述 DUMMYR[3:1] DUMMYL[3:1] - 电阻测量管脚，正常情况下悬空 DUMMY - 无用管脚，悬空即可 V0/V63 O 伽玛电压镜像管脚 VDD3DUM O 内部与 VDD3 接在一起 VSSDUM O 内部与 VSS 接在一起 FUSE_EN I 不要使用这个管脚，这个管脚是测试管脚需 要与 VDD3 连在一起 RTEST I 不要使用这个管脚，这个管脚是测试管脚需 要与 VSS 连在一起 EN_EXCLK I 不要使用这个管脚，这个管脚是测试管脚需 要与 VSS 连在一起 EN_CLK I 不要使用这个管脚，这个管脚是测试管脚需 要与 VSS 连在一起 TEST_MODE[1:0] I 不要使用这个管脚，这个管脚是测试管脚需 要与 VSS 连在一起。

TEST_IN[6:0] I 不要使用这个管脚，这个管脚是测试管脚需 要与 VSS 连在一起 TE O 闪烁效应输出管脚，正常情况下悬空 TEST_OUT[2:0] O 测试应用的输出管脚，正常情况下悬空 表 5 其他端口 功能描述 系统接口， S6E63D6 有十种高速接口，80 系列的 18-/ 16-/ 9-/ 8bit 接口，68 系列的 18-/ 16-/ 9-/ 8 位接口以及两种串行接口 S6E63D6 有三个 18 位寄存器一个指令寄存器（IR） 、一个写数据寄存器（WDR）和一个读数据寄存器（RDR） 指令寄存器存储控制寄存器和 GRAM 的索引信息写数据寄存器临时存储即将写入控制寄存器和GRAM 的数据，读数据寄存器临时存储从 GRAM 来的数据从 CPU 写入GRAM 的数据先写入 WDR 然后自动写入 GRAM当从 GRAM 读数据时是通过 RDR 来读的，因此第一个数据是无效的，接下来的数据才是有效数据指令执行时间是 0 周期所以指令可以被成功写入 如表 6 所示为寄存器操作表 SYSTEM RW_WRB E_RDB RS Operations 68 0 1 0 将指令写入 IR 1 1 0 读取内部状态 0 1 1 通过 WDR 写内部寄存器和 GRAM 1 1 1 通过 RDR 从 GRAM 读取数据 80 0 0 0 将指令写入 IR 1 0 0 读取内部状态 0 0 1 通过 WDR 写内部寄存器和 GRAM 1 0 1 通过 RDR 从 GRAM 读取数据 表 6 寄存器操作表 CSB Opeartion。