微机原理与接口技术第05章2(外部特性).ppt

1,5.2 8086处理器时序,5.2.1 时序的基本概念 指令周期：执行1条指令所需要的时间 总线周期：CPU从存储器或输入输出端口存取1个字节(或字)就是1个总线周期 T状态：时钟周期，CPU处理动作的最小单位 一个总线周期通常有4个T状态，一个指令周期由若干个总线周期组成 基本的总线周期： 存储器读、写； 输入输出端口的读、写； 中断响应2,时序,时序（Timing）描述各信号随时间的变化及相互间的因果关系 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时,什么是总线操作？,3,8086的总线时序,总线操作是指CPU通过总线对外进行的各种操作 8086的总线操作主要有： 存储器及I/O的读操作 存储器及I/O的写操作 中断响应操作 总线请求及响应操作 总线空闲指CPU正进行内部操作、不进行对外操作的总线空闲状态Ti,什么是总线周期？,4,8086的总线时序,任何指令的取指都会产生存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 执行IN指令产生I/O读总线周期，执行OUT指令产生I/O写总线周期 CPU响应可屏蔽中断时产生中断响应总线周期 指令 add bx, ax 将产生那些总线周期？,如何实现同步？,5,8086的总线时序,总线操作中的时序同步 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作,6,5.2.2 8086的典型时序,本节展开微处理器最基本的 4 种总线周期 存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期,7,8086最大组态:,基本总线周期由4个T状态。

T1：发出20位地址信号，同时送出S2、S1、S0给8288总线控制器，产生相应的控制信号ALE T2：开始执行数据传送操作地址/数据分时复用的引脚切换为数据线，8288发出DT/R控制数据传送方向，地址/状态切换为状态 T3：在T3下降沿，采样REDAY，若有效，传送数据，进入T4若无效，插入TW，直至有效 T4：完成数据传送，结束总线周期，恢复各信号初态，准备下一个周期8,最大组态读总线时序,,,,,,111,101,,,,,,,,,,,,,,A19A16,,,,S6S3,ALE,S2S0,CLK,A19/S6A16/S3,,DEN,,,,,,,,,,,,,,,,,,,,由8288 产生,,,,,,,,,,,输入数据,A15A0,AD15AD0,,,,,,,,,,,,,,,,,,,,DT/R,MRDC,9,存储器读总线周期,T1状态输出20位存储器地址A19 A0 ， M /IO输出高电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号MRDC和数据D15D0 T3和Tw状态检测数据传送是否能够完成 T4状态完成数据传送,10,插入等待状态Tw,同步时序通过插入等待状态，来使速度差别较大的两个部件保持同步 在读写总线周期中，判断是否插入Tw 1.在 T3 的前沿检测READY引脚是否有效 2. 如果READY无效，在 T3 和 T4 之 间插入一个等效于 T3 的 Tw ，并在 Tw 前沿继续检测READY引脚是否有效 3.如果READY有效，执行完该 T 状态，进入 T4状态,11,讨论：什么是分时复用？,分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法,12,最大组态的写总线时序,,,,,,111,110,,,,,,,,,,,,,,,,,,,,,,,,,,,,,A15A8,,,,,,,,,,A19A16,,,,S6S3,,,,,,,,,,,由8288 产生,ALE,-S2-S0,CLK,A19/S6A16/S3,A15A8,DEN,写命令,,,,,,,,,,,,,AD7AD0,,,,,,,,,,,A7A0,输出数据,DT/-R,-AMWTC,-MWTC,13,I/O写总线周期,,,,,,T4,T3,T2,T1,,,,,,,,,,,,,,,,,,,,,,,,,ALE,CLK,A19/S6A16/S3,A15A8,AD7AD0,,,,,A15A8,,,,,,,,,,,,,,,A7A0,输出数据,,,,0000,,,S6S3,READY,,（高电平）,,,,,,IO/-M,,,-WR,,,14,I/O写总线周期,T1状态输出16位I/O地址A15A0，IO/-M输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号-WR和数据D7D0 T3和Tw状态检测数据传送是否能够完成 T4状态完成数据传送,15,I/O读总线周期,,,,,,T4,T3,T2,T1,,,,,,,,,,,,,,,,,,,,,,,,,ALE,CLK,A19/S6A16/S3,A15A8,AD7AD0,,,,,A15A8,,,,,,,,,,,A7A0,输入数据,,,,,S6S3,READY,,（高电平）,,,,,,IO/-M,,,-RD,,,,,,0000,,,,,16,I/O读总线周期,T1状态输出16位I/O地址A15A0 ，IO/-M输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号-RD T3和Tw状态检测数据传送是否能够完成 T4状态前沿读取数据，完成数据传送,17,系统复位 P159,系统复位：P159 表5-4 指令指针 0000H 指令队列 空 CS寄存器 FFFFH SS寄存器 0000H DS寄存器 0000H ES寄存器 0000H 标志位 0000H,18,5.3 系统总线,总线----微型计算机各部件之间传送信息的通信线。

计算机的工业标准 5.3.1 概述 1.总线的分类 按总线所处的位置: （1）片内总线---在CPU内部，ALU与寄存器或其他功能单元之间的连线 （2）片总线---各芯片之间的连线（板内总线） （3）内总线---微机插件板之间的连线，也叫系统总线如PC、ISA、STD等 （4）外总线---系统之间的连接如RS-232C、IEEE-488、USB等19,总线,总线规定（标准）： （1）物理特性--总线根数，插接件形状、引脚排列方式如PC总线62根，双列编号 （2）功能特性每根线的功能（是什么线），如数据、地址、控制、电源、地 （3）电气特性信号电平，传送方向 （4）时间特性引脚信号时序20,2.总线的操作过程,总线上数据传输由主控模块控制进行如CPU、DMA控制器从属模块没有控制总线的能力总线进行一次数据传输分4个阶段： 1 申请系统中多个主控模块，申请使用总线由总线仲裁部件进行裁决 2 寻址发出要访问的模块地址及命令 3 传输主控模块和从属模块进行数据传输 4 结束交出总线控制权21,3.总线的数据传送方式,（1）同步传输用系统时钟作为控制数据传送的标准，统一步伐P163 （2）异步传输用应答式（请求、应答）传输技术。

（3）半同步传输在同步基础上，增加一个状态信号，以决定是否进行数据传输如CPU与存储器、CPU与外设READY22,5.3.2 PC总线,内总线，不是CPU引脚的延伸 62引脚A（元件面）、B两面 有地址线20根、数据线8根、控制线21根、状态线2根P166167 5.3.3 ISA总线 工业标准体系结构总线在PC基础上扩展一个36线插槽，有98条线参见P16523,5.3.4 PCI总线,外部设备连接总线局部总线图5-17速度最高的是处理器总线，连接主存；第二级为PCI连接工作速度高的卡，如图形加速卡、网卡、高速硬盘等第三级通过PCI桥，连接ISA总线设备P170 5.3.5 USB总线 通用串行接口速度快1.512Mbps，即插即用，提供5V电源，支持连接多设备24,第 5 章教学要求,熟知8086的两种组态形式； 熟悉最小组态下的引脚定义； 熟悉最大组态下的引脚定义、总线形成和总线时序； 了解总线相关概念25,P173 习题,5.1 5.2 5.3 5.4 5.14,26,各种周期的动态演示,27,存储器读20002H35H,28,等待状态,T1 T2 T3 Tw Tw Tw T4,CLK,READY,动态,前沿检测,前沿检测,29,等待状态Tw的插入,。