74系列芯片详细功能介绍.doc

74系列数数字电路7400、 74H00、74L00、74LS00、74S00、74HC00、74C00、74F00、74ALS00四2输入与非门Y=\AB7401、 74LS01、74HC01、74ALS01 四 2输入与非门（OCY=\AB7402、 74L02、74LS02、74S02、74HC02、74C02、74ALS02、74F02 四 2 输入 或非门Y=/A+B7403、 74L03、74LS03、74ALS03、74S03、74HC037404、 74H04、74L04、74S04、74HC04、74C04、74F04、74ALS04 六反相器Y=/A7405、 74H05、74LS05、74S05、74HC05、74F05、74ALS05 六反相器（OCY=/A7406、 74LS06六反相缓冲器/驱动器（OC、高压输出Y=/A;是7405高耐压输出型 耐压30V7407、 74LS07、74HC07六缓冲器/驱动器（OC、高压输出Y=A; 30V耐高压输出7408、 74LS08、74F08、74ALS08、74S08、74HC08、74C08 四 2输入与门Y=AB7409、 74LS09、74F09、74ALS09、74S09、74HC09 四 2输入与门（OC Y=AB。

7410、 74H10、74L10、74LS10、74ALS10、74S10、74HC10、74C1074H11、74LS11、74S11、74F11、74ALS11、74HC11 三 3 输入与门Y=ABC7412、 74LS12、74ALS12 三 3输入与非门（OCY=\ABC7413、 74LS13双4输入与非门Y=\ABCD7414、 74LS14、74HC14、74C1474H15、74LS15、74ALS15、74S15三 3输入与门（OCY=ABC7416、 74LS16六反相缓冲器/驱动器Y=/A;7417、 74LS17六缓冲器/驱动器（OC、高压输出Y=A;15V耐压输出74LS18双四输入与非门（施密特触发Y=/ABCD；低电平带负载能力是74LS13的1/874LS19六反相器（施密特触发Y=/A;低电平带负载能力是74LS14的1/87420、 74H20、74L20、74F20、74 ALS 20、74LS20、74S20 74HC20、74C20、双四输入与非门Y=/ABCD7421、 74F21、74 ALS 21、74LS21、74HC21、双四输入与门Y=ABCD7422、 74H22、74LS22、74S22、74ALS22、74HC22双四输入与非门（OCY=/ABCD;是74>020的集电极开路型。

7423可扩展双4输入或非门（带选通端1Y=/1G（1A+1B+1C+1D+X, 2Y=/2G（2A+2B+2C+2D,X=7460 的输口出74LS24四2输入与非门Y=/AB;是74LS132低电平负载能力的1/87425双4输入或非门（带选通端Y=/G（A+B+C+D7426、 74LS26四2输入与非门（OC、高压输出Y=/AB; 7403高耐压型,15V耐压输出7427、 74LS27、74F27、74ALS27、74HC27 三 3输入或非门7428、 74ALS28、74LS28四2输入或非缓冲器Y=/A+B7430、74H30、74L30、74LS30、74ALS30、74S30、74HC30、74D30 8 输入 与非门Y=ABCDEFGH7445BCD —十进制译码器/驱动器用作灯、继电器或MOS驱动器;能吸收80mA电流;在BCD无效输入状态下，所 有输出维持高电平功能表与 74LS42相同7446A/47、A74L46A/47、74LS47 BCD—-段译码器 /驱动器集电极开路输出直接驱动指示指示器；试灯输入;前/后沿零灭灯控制；灯光强度 调节能力；有效低电平输出；驱动器输出最大电压;46A、L46为30V、L47、LS47为 15V;吸收电流,46V、47A 为 40mA,L46、L47 为 20mA,LS47O 24 mA。

7446 与 74246、7447与74247分别字形不同，其他相同，可以互换输入数据为8421码功能表7448、 74LS48、74C48 BCD七段译码器/驱动器有效高电平输出；内部有升压电阻因而无需外部电阻；试灯输入;前/后沿零灭灯 控制;有灯光强度调制能力；输出最大电压5.5V;吸收电流:7448为6.4 mA、74 LS48 为6 mA引脚图7446A相同7449、 74LS49 BCD—段译码器/驱动器高电平有效；集电极开路输出；灭灯输入;有灯光强度调制能力；74LS49输出电压 最大5.5V,吸收电流8 mA功能表7450、 74H50二2输入双与或非门一门可扩展；Y=/AB+CD+X, X=7460 的输出（7450或 X=74H60/74H62 的输出(74H5074L51、74LS51、74HC51、74F51、74C51 2输入/3输出双与或非门1丫二心A?1B?1C+（1D?1E?1F2 Y=/（2A?2B+（2C?2D74HC58 2输入/3输入（可扩展1Y=1A?1B?1C+1D?1E?1F2 Y=2A?2B+2C?2D7460、74H60双4输入扩展器最大并行连接数是4;对于7460,X=ABCD（连接到7423,7450或7453的X和/X 输入端时；对于74H60, X=ABCD（连接到7450,74H53或74H55的X和/X输入端 时。

74H61三3输入扩展器X=ABC（连接到74H52的X输入端时74H62四组输入与或扩展器X=AB+CDE+FGH+IJ（连接至U 74H50,74H53或 74H55 的 X 和/X 输入端时74LS63六电流读出接口门Y=A;将低电平输入电流转为低电平输出电压，将高电平输入电流转为输出电压 输入电流在50卩A以下时,输出为低电平 输入电流在200 ^A以上时，输出为高电平74S64 74F64、74S65 4/2/3/2 输入与或非门Y=/ABCD+EF+GHI+JK;74S64为图腾柱输出,74S65为集电极开路输出7468双十进制计数器计数器1为二进制和五进制，计数器2为十进制;初级能以50MHz计数7470与输入J-K正沿触发器（带置位和清除端功能表74H71与或输入主从触发器（带预置端功能表74LS71与输入R—S主从触发器（带预置和清除端功能表7472、 74H72、74L72与输入J-K主从触发器（带预置和清除端功能表7473、 74H73、74L73、74LS73、74HC73、74C73 双 J-K 主从触发器（带清除 端功能表（7473、74H73、74L737474、 74 H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器（带预置和清除端功能表7475、 74L75、74LS75、74HC75 4 位双稳态 D 型锁存器功能表7476、 74 H76、74LS76、74HC76、74C76双J-K主从触发器（带预置和清除端功能表（7476、74H76功能表（74LS76、74HC76、74C7674LS77、74HC77 4位双稳态锁存器功能表74LS78A、74HC78双J-K负沿触发器（带预置、公共清除和公共时钟端功能表7480门输入全加器功能表7482 2位二进制全加器执行两个2位二进制的加法，每一位都有和（丄输出，由第二位产生最后的进位 （C2。

功能表7483A、74LS83A、74HC83、74C83 4位二进制全加器（带超前进位功能表执行两个4位二进制数加法，每位有一个和（丄输出，最后的进位（C4由第4位提 供；4位内部均有超前进位，产生进位项一般为10ns与 74283、74LS283功能相同,引 脚排列不同7485、74LS85、74F85、74AL85、74HC85、74C85 4位幅值比较器功能表74LS86、74F86、74ALS86、74HC86、74C86 四 2输入异或门Y=A ® B=74H87 4位二进制原码/反码、0/1电路功能表7490A、74L90、74LS90、74C90 十进制计数器二分频和五分频；有门复零输入及门复置9输入（提供BCD9的补码应用中使用； 为利用计数器最大计数长度，可将B输入接QA输出，输入计数脉冲加到输入A之后, 输出如功能表所述；将QD输出接A输入，并把输入计数加到在输出QA处产生十分 频方波的B输入,可获得对称的十分频计数复位/计数功能表7491A、74L91、74LS91、74HC91 8 位移位寄存器7492A、74LS92、74HC92 十二分频计数器二分频和六分频；有复位输入。

7493A、74L93、74LS93、74HC93、74C93 4位二进制计数器二分频和六分频；有复位输入功能表7494 4位寄存器执行右移操作，用作串入串出寄存器或双源并串转换器预置功能表（位A ,所有的典型7495A、74LS95B、74HC95、74C95 4位并行存取移位寄存器具有并行和串行输入、并行输出、模式控制和二个时钟输入 ；有三种运算方式，并行写入、右移（方向从QA向QD、左移（方向从QD向QA7495功能表7496、74L96、74LS96、74HC96 5位移位寄存器寄存器完成二进制数据的并一串或串一并转换功能表7497同步6位二进制系数乘法器执行固定系数或可变系数的分频；典型最高时钟频率32MHz;当清除、选通和允 许输入为低电平时，计数器开始工作,输出频率等于输入频率乘以输入系数 M再除以 64,即输出频率=M?输入频率/64,式中M=F?25+E?24+D?23+C?21+A?20状态与（或系数功能表74100 8位双稳态锁存器功能表74H101与或输入J-K负沿触发器（带预置端功能表74H102与输入J-K负沿触发器（带预置和清除端功能表74H103双J-K负沿触发器（带清除端功能表74H106双J-K负沿触发器（带预置和清除端功能表74107、74LS107A、74HC107、74C107 双 J-K 触发器（带清除端功能表7410874109、74LS109A、74F109、74ALS109、74HC109双 J-K 正沿触发器（带预置 和清除端功能表74110、74F110与输入J-K主从触发器（带数据锁定功能表74111、74F111双J-K触发器（带数据锁定功能表见74110、74LS112A、74F112、74ALS112、74S112、74HC112双 J-K 负沿触发器（带预 置和清除端功能表74LS113A、74S113 74F113、74ALS113、74HC113双 J-K 负沿触发器（带预 置功能表74LS114A、74F114、74ALS114、74F114、74HC114双 J-K 负沿触发器（带预 置、公共清除和公共时钟端功能表与 74LS112A相同74116双4位锁存器功能表74120双脉冲同步器/驱动器产生。