数字电路：第10章习题答案.pdf
6页
144940667.doc 第 1 页 共 6 页习题目录10.1 . 210.2 . 210.3 . 210.4 . 210.5 . 310.6 . 310.7 . 410.8 . 410.9 . 410.10 . 410.11 . 610.12 . 610.13 . 610.14 . 610.15 . 610.16 . 610.17 . 6144940667.doc 第 2 页 共 6 页10.1 PLD 器件有哪几种分类方法？按不同的方法划分PLD 器件分别有哪几种类型？PLD 器件通常有两种分类方法：按集成度分类和按编程方法分类按集成度分类，PLD器件可分为低密度可编程逻辑器件（LDPLD ）和高密度可编程逻辑器件（HDPLD ）两种具体分类如下：PLD LDPLD HDPLD PROM PLA PAL GAL CPLD FPGA 按编程方法分类，PLD 器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM 结构的可编程逻辑器件四种10.2 PLA 、PAL、GAL 和 FPGA 等主要 PLD 器件的基本结构是什么？PLA 的与阵列、或阵列都可编程；PAL 的与阵列可编程、或阵列固定、输出结构固定；GAL 的与阵列可编程、或阵列固定、输出结构可由用户编程定义；FPGA 由 CLB、IR、IOB和 SRAM 构成。
逻辑功能块（CLB ）排列成阵列结构，通过可编程的内部互连资源（IR ）连接这些逻辑功能块，从而实现一定的逻辑功能，分布在芯片四周的可编程I/O 模块（IOB ）提供内部逻辑电路与芯片外部引出脚之间的编程接口，呈阵列分布的静态存储器（SRAM ）存放所有编程数据10.3 PAL 器件的输出与反馈结构有哪几种？各有什么特点？PAL 器件的输出与反馈结构有以下几种：（1）专用输出结构：输出端为一个或门或者或非门或者互补输出结构2）可编程输入 /输出结构：输出端具有输出三态缓冲器和输出反馈的特点3）寄存器输出结构： 输出端具有输出三态缓冲器和D 触发器， 且 D 触发器的Q端又反馈至与阵列4）异或输出结构：与寄存器输出结构类似，只是在或阵列的输出端又增加了异或门10.4试分析图P10.4 给出的用PAL16R4 构成的时序逻辑电路的逻辑功能要求写出电路的激励方程、状态方程、输出方程，并画出电路的状态转移图工作时，11 脚接低电平图中画“” 的与门表示编程时没有利用，由于未编程时这些与门的所有输入端均有熔丝与列线相连，所以它们的输出恒为0为简化作图，所有输入端交叉点上的“”不再画，而改用与门符号里面的“”代替。
提示： R 为同步清0 控制端， C 为进位信号输出端）该时序逻辑电路由4 个 D 触发器和若干门电路构成，设17、16、15、14 引脚对应的D触发器的输出分别用0123、表示，电路的激励方程如下：01203133QRD01312022QRD144940667.doc 第 3 页 共 6 页023023011RD输出方程为：0123C，33QY，22QY，11QY，00QY状态方程为：012031333QRDQ013120222QRDQ0230230111RDQ0Q1231231231230RD电路的状态转移图如下：Q3Q2Q1Q0/ Y3Y2Y1Y0 C1110110011011001011101101010100000010000001000110100111110110101/0000 1 /0001 1 /0011 1 /0010 1 /0110 1 /0111 1 /0101 1 /0100 1 /1100 1 /1101 1 /1111 1 /1110 1 /1010 1 /1011 1 /1001 1 /1000 0 电路的逻辑功能：输出为循环码的模16 加法计数器， R 为同步清0控制端， 1 有效，C 为进位信号输出端，为 0 时，表示计数器处于最大值。
10.5 GAL 和 PAL 有哪些异同之处？各有哪些突出特点？GAL 和 PAL 相同之处：基本结构都是与阵列可编程，或阵列固定的PLD相异之处： PAL 的输出结构固定， 而 GAL 的输出结构可由用户编程确定；相当一部分的PAL器件采用熔断丝工艺，而GAL 器件采用EECMOS 工艺突出特点：用PAL 器件设计电路时，不同的应用场合，应选用不同型号的PAL 器件，且相当一部分的PAL 器件为一次性编程同一型号的GAL 器件可应用于不同的设计场合，且可多次编程10.6 GAL16V8 的 OLMC 有哪几种具体配置？在 SYN 、AC0、AC1 （n）的控制下， OLMC 可配置成5 种不同的工作模式：（1）SYN=1 ，AC0=0 ，AC1（n）=1 时，为专用输入模式；（2）SYN=1 ，AC0=0 ，AC1（n）=0 时，为专用组合输出模式；144940667.doc 第 4 页 共 6 页（3）SYN=1 ，AC0=1 ，AC1（n）=1 时，为反馈组合输出模式；（4）SYN=0 ，AC0=1 ，AC1（n）=1 时，为时序电路中的组合输出模式；（5）SYN=0 ，AC0=1 ，AC1（n）=0 时，为寄存器输出模式；10.7 ispGAL16Z8 在结构上与GAL16V8 相比有哪些异同之处？ispGAL16Z8 除了包含有GAL16V8 的结构外， 比 GAL16V8 增加了 4 条引线： 数据时钟DCLK ，串行数据输入SDI，串行数据输出SDO 及方式控制MODE ；增加了与编程有关的附加控制逻辑和移位寄存器。
10.8GAL16V8的电子标签有什么作用？它最多由几个字符组成？加密后电子标签还能否读出？电子标签起到标识作用，可供用户存放各种备查的信息，如器件的编号、电路的名称、编程日期、 编程次数等 电子标签最多可由8 个字节的任意字符组成它不受加密位的控制，随时都可访问读出10.9 GAL16V8 用作时序逻辑设计时，其时钟和输出使能信号怎样加入？输出使能信号是高电平有效还是低电平有效？GAL16V8用作时序逻辑设计时，1 脚接时钟信号CLK， 11 脚接输出使能信号OE，OE为低电平有效10.10GAL16V8 每个输出最多可有多少个乘积项？如要求用GAL16V8 来实现包含9 个乘积项的函数F=PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7+ PT8+ PT9，怎么办？GAL16V8 每个输出最多可有8 个乘积项令 F1= PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7 ，用 2 个 OLMC 来实现函数F（此时 GAL16V8 的 OLMC 工作在反馈组合输出模式，最多能实现 7 个乘积项相加） ，一个 OLMC 实现 7 个乘积项相加（即函数F1） ，从相应的芯片引脚输出并反馈到与阵列，使F1 作为一个输入项，另一个OLMC 实现 F1 和 PT8、PT9 相加，从相应的芯片引脚输出，从而实现函数F。
144940667.doc 第 5 页 共 6 页1 1 1 1 1 1 1 1 & 1 1 EN 1 & 1 1 EN 1 & 1 1 EN 1 & 1 & 1 & 1 & 1 1 EN 1 & 1 1 EN 1 1D C1 1 1 EN 1D C1 1 1 EN 1D C1 1 1 EN 1D C1 1 11 12 13 14 15 16 17 18 19 1 CP 2 3 4 5 6 7 8 1 9 (PAL16R4) C Y3 Y2 Y1 Y0 OE R 0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31 0 7 8 15 16 23 24 31 32 39 40 47 48 55 56 63 144940667.doc 第 6 页 共 6 页10.11Xilinx公司 LCA 系列的 FPGA 由哪几种逻辑单元组成？这些逻辑单元分别起什么作用？Xilinx 公司 LCA 系列的 FPGA 由可编程逻辑模块（CLB） 、可编程I/O 模块（ IOB ） 、可编程互连资源（IR ）和静态存储器（SRAM ）4 种逻辑单元组成CLB 用来实现规模不大的组合或时序逻辑电路；IOB 用来连接内部逻辑电路与芯片外部引出脚； IR 用来连接CLB 与 CLB ， CLB 与 IOB ，实现复杂的逻辑功能；SRAM 存放编程数据。
10.12 XC2000 系列的CLB 的组合逻辑电路的输入线和输出线各有几根？能够实现什么样的逻辑函数？XC2000 系列的 CLB 的组合逻辑电路有4 个输入线（ A、B、C、D）和 2 个输出线（ X、Y） 能够实现4 变量组合逻辑函数、或两个3 变量的组合逻辑函数、或含有A、B、C、D、Q 五个变量的组合逻辑函数10.13 XC2000 系列的 IOB 能够配置为哪几种IO 形式？XC2000 系列的 IOB 能够配置为5 种 IO 形式：组合输入、寄存器输入、组合输出、带三态控制的输出缓冲、双向I/O10.14 XC2000 系列的 IR 有哪几种形式？分别起什么作用？XC2000 系列的 IR 可分为三类：金属线、开关矩阵和可编程连接点金属线又可分为通用互连、直接互连和长线三种，金属线是连接各模块的通道，形成由多个CLB、IOB 组成的电路；开关矩阵、可编程连接点都为可编程开关，用来连接各金属线段10.15 ispLSI 器件在结构上分为几个部分？ispLSI 器件在结构上分为5 个部分：通用逻辑模块（GLB ） 、集总布线区（GRP） 、输出布线区（ ORP） 、输入 /输出单元（ IOC）和时钟分配网络。
10.16 ispLSI 1000 系列的 GLB 分几个部分？各有什么功能？ispLSI 1000 系列的 GLB 分为 4 个部分：与阵列、乘积项共享阵列、4 输出逻辑宏单元和控制逻辑与阵列：形成20 个乘积项乘积项共享阵列：允许GLB 的 4 个输出共享来自与阵列的20 个乘积项 4 输出逻辑宏单元：用于实现组合输出或时序输出控制逻辑：用于产生时钟信号、复位信号、输出使能信号10.17 ispLSI 器件中乘积项有多种用途，请列出ispLSI 1000 系列 20 个乘积项的功能乘积项 0，4，8，13 可作为异或门的输入，或作为或门的输入，或直接作为触发器的输入乘积项 12，17， 18，19 可不加入相应的或门，乘积项12 用作乘积项时钟或复位信号，乘积项 19 可用作复位信号或输出使能信号其余乘积项作或门的输入。
