DSP工作原理及应用.ppt

DSPDSP工作原理及应用工作原理及应用TI DSP简介简介TI公司五代产品：公司五代产品：n16位定点位定点DSP处理器，源代码向上兼容处理器，源代码向上兼容 TMS320C1x TMS320C2x TMS320C5xn32位浮点位浮点DSP处理器，源代码向上兼容处理器，源代码向上兼容 TMS320C3x TMS320C4x定点系列和浮点系列的源代码不兼容！定点系列和浮点系列的源代码不兼容！TI DSP的发展主流的发展主流n采用采用4位数表示的产品型号位数表示的产品型号 TMS320C2xxx TMS320C5xxx TMS320C6xxxn以前产品的升级产品归入新的系列以前产品的升级产品归入新的系列n多多DSP核产品：核产品：TMS320C8xnSoC产品产品OMAP平台平台nOMAP: Open Multimedia Application Platformn代表器件：代表器件：OMAP5910（（C55+ARM9）） OMAP3530（（C64+ARM9））Davinci平台平台完整的数字媒体开发平台完整的数字媒体开发平台nTMS320DM6446：：网络化数字视频编解网络化数字视频编解码应用码应用（（ARM926+C64x+视频处理子系视频处理子系统）统）nTMS320DM6443：：网络化数字视频解码网络化数字视频解码应用应用C54x DSP主要特征主要特征n改进的哈佛结构；改进的哈佛结构；n多级流水线技术；多级流水线技术；n专用的硬件乘法器；专用的硬件乘法器；n专用的汇编指令专用的汇编指令改进的哈佛结构改进的哈佛结构n哈佛结构：是指处理器具有独立的程序哈佛结构：是指处理器具有独立的程序和数据总线，独立的程序和数据空间。

和数据总线，独立的程序和数据空间n处理器可以同时对数据和程序空间进行处理器可以同时对数据和程序空间进行并行访问，处理速度快并行访问，处理速度快n缺点：外部引脚太多，成品率低缺点：外部引脚太多，成品率低n改进的哈佛结构：改进的哈佛结构：DSP芯片内部采用哈芯片内部采用哈佛结构，外部总线合并为一组佛结构，外部总线合并为一组哈佛结构哈佛结构改进的哈佛结构改进的哈佛结构多级流水线技术多级流水线技术n多级流水线技术可以使得多级流水线技术可以使得DSP能在一个能在一个机器周期内同时对多条指令进行处理机器周期内同时对多条指令进行处理n并行处理的重要手段，加快运行速度并行处理的重要手段，加快运行速度专用的硬件乘法器专用的硬件乘法器n支持单周期的乘法或乘支持单周期的乘法或乘/加法，大大加快加法，大大加快了运算速度；了运算速度；n产品不同，完成的乘法运算不同产品不同，完成的乘法运算不同 定点定点DSP：：16*16-bit，， 浮点浮点DSP：：24*32-bit，，32*40-bit专用的汇编指令专用的汇编指令n与硬件系统相对应；与硬件系统相对应；n复杂功能用一条单周期指令完成；复杂功能用一条单周期指令完成；n指令周期短指令周期短 一代：一代：160-280ns 二代：二代： 80-200ns 三代：三代：60ns 四代：四代：40-50ns 五代：五代：10-35ns TMS320DM642: 1.39-2ns8.1 TMS320C54x的体系结构的体系结构n是定点是定点DSP；；n结构优化；结构优化；n指令功能强；指令功能强；n应用于电信方面，有优越的性能。

应用于电信方面，有优越的性能C54x的芯片内部包括：的芯片内部包括：n中央处理单元（中央处理单元（CPU或或DSP核核））n片内存储器片内存储器n串行口串行口n主机接口主机接口n其他在片外设其他在片外设n内部总线内部总线C54x芯片芯片nCPU都是相同的；都是相同的；n都有都有RAM和和ROM；；n不同之处在于：不同之处在于：片内存储器容量大小、片内存储器容量大小、拥有何种在片外设、供电电压、速度及拥有何种在片外设、供电电压、速度及封装等封装等 8.1.1 总线结构总线结构C54x结构主要是围绕八条结构主要是围绕八条16-bit的总线而的总线而建立的n程序总线程序总线PBPB：传送从程序存储器取得的指令码：传送从程序存储器取得的指令码和立即数和立即数n三三条数据总线条数据总线CBCB、、DBDB和和EBEB：连接各个组成部分连接各个组成部分n四条地址四条地址总线PABPAB、、CABCAB、、DABDAB和和EABEAB：：传送指令送指令执行所需要的地址行所需要的地址不同访问使用总线的情况不同访问使用总线的情况8.1.2 中央处理单元（中央处理单元（CPU））n40-bit算术逻辑单元（算术逻辑单元（ALU））n两个两个40-bit累加器累加器n桶形移位器桶形移位器n17 17-bit乘法器乘法器n40-bit加法器加法器n比较、选择和存储单元（比较、选择和存储单元（CSSU））n指数编码器指数编码器n数据地址产生单元数据地址产生单元n程序地址产生单元程序地址产生单元        一、算术逻辑单元（一、算术逻辑单元（ALU））n40-bit40-bit的算术逻辑单元（的算术逻辑单元（ALUALU），可进行单周），可进行单周期的算术逻辑运算。

期的算术逻辑运算n可当作两个可当作两个16-bit16-bit的的ALUALU来使用，在来使用，在单周期内周期内可同可同时完成两个完成两个16-bit16-bit的操作的操作n它的它的输入端有入端有多多种数据来源种数据来源 算术逻辑单元（算术逻辑单元（ALU））二、累加器二、累加器n保护位（保护位（AGAG和和BGBG）作为运算时的头区）作为运算时的头区（（HeadmarginHeadmargin），用于防止诸如自相关运算时），用于防止诸如自相关运算时产生的溢出产生的溢出nAGAG、、BGBG、、AHAH、、BHBH、、ALAL、、BLBL是存储器映射的寄存是存储器映射的寄存器nA A可以作为乘法器的一个输入可以作为乘法器的一个输入 三、桶形移位寄存器三、桶形移位寄存器n40-bit40-bit桶形移位器的作用是对一些操作进行标桶形移位器的作用是对一些操作进行标定和标准化定和标准化n可以进行可以进行0 0 3131位的左移和位的左移和0 0 1616位的右移位的右移n它的它的输入数据有入数据有多多个来源个来源 桶形移位寄存器桶形移位寄存器四、乘四、乘/累加单元累加单元n包括一个包括一个17bit17bit 17bit17bit的乘法器和一个的乘法器和一个40-bit40-bit的专用加法器。

的专用加法器n在一个流水线周期内可完成乘在一个流水线周期内可完成乘/ /累加操作累加操作n可以可以进行有符号数乘有符号数、无符号数乘无行有符号数乘有符号数、无符号数乘无符号数、有符号数乘无符号数的运算符号数、有符号数乘无符号数的运算 n进行符号位行符号位扩展 乘乘/累加单元累加单元五、五、比较、选择和存储单元（比较、选择和存储单元（CSSUCSSU））n加速了加速了ViterbiViterbi解码运算，特别适用于数字通解码运算，特别适用于数字通信领域nViterbi算法中的加法功能由算法中的加法功能由ALU完成完成，，ALU分分为两个为两个16-bit的加法器，结果送的加法器，结果送A或或B六、六、指数编码器指数编码器 n指数编码器是支持单周期指数编码器是支持单周期EXPEXP指令的专用硬件指令的专用硬件电路电路；；nEXPEXP指令和指令和NORMNORM指令利用指数编码器对累加器指令利用指数编码器对累加器中的内容进行标准化中的内容进行标准化 8.1.3 内部存储器内部存储器n所有的所有的C54x器件都包含片内的器件都包含片内的RAM和和ROMRAM又分为：又分为： 双重访问双重访问RAM（（DARAM）） 单次访问单次访问RAM（（SARAM）） n2626个个CPU寄存器、外设寄存器映射到数据空间。

寄存器、外设寄存器映射到数据空间 一、一、 片内片内ROMn片内片内ROM可以作为程序存储器，在某些情况下，可以作为程序存储器，在某些情况下，也可以作为数据存储器也可以作为数据存储器n包含一个引导程序包含一个引导程序n可以做成用户定制可以做成用户定制ROM二、二、 片内片内RAMn片内片内DARAM ：：分块组织，分块组织， CPU可以在一个机可以在一个机器周期内对同一器周期内对同一DARAM块进行读和写块进行读和写n片内片内SARAM：：分块组织，分块组织，每一每一块在在单机器周期机器周期内只能内只能进行一次行一次读或写或写访问 n一般一般总是作是作为数据存数据存储器，主要是用来存器，主要是用来存储数据也可以作也可以作为程序存程序存储器，用来存器，用来存储程序程序编码 三、三、 存储器映射寄存器存储器映射寄存器nCPU寄存器：一共寄存器：一共2626个，访问时不需要等待状态个，访问时不需要等待状态n外设寄存器：它们是外设电路中控制和数据寄存外设寄存器：它们是外设电路中控制和数据寄存器n便笺式便笺式RAM块（高速暂存器）：包括块（高速暂存器）：包括3232字的字的DARAM，用于各种高速暂存以避免一个大的，用于各种高速暂存以避免一个大的RAM块被分割开。

块被分割开 例如：例如：CPU发送地址发送地址0008H访问数据空间，访问数据空间，它访问的是累加器它访问的是累加器A的的低位字寄存器低位字寄存器AL，而，而不是内部或外部的某不是内部或外部的某一个存储器单元一个存储器单元007FH007FH8.1.4 在片外设在片外设n通用通用I/O引脚（输入引脚（输入BIO和输出和输出XF））n软件可编程等待状态产生器软件可编程等待状态产生器n可编程块开关模块可编程块开关模块n定时器定时器n时钟产生器时钟产生器n主机接口（主机接口（HPI））n串行口串行口六、主机接口（六、主机接口（HPI））n主机接口（主机接口（HPI）是一个）是一个8-bit的并行口的并行口( (C5402) )，，可以用来与一个主机进行连接可以用来与一个主机进行连接n通过通过HPI接口，接口，C54x和外接主机之间可以交换信息和外接主机之间可以交换信息n不同的不同的C54x器件有不同类型的器件有不同类型的HPI接口C54xHPI的两种操作模式的两种操作模式n共享访问模式（共享访问模式（SAM）：）：C54x和主机都可访问和主机都可访问HPI存储器在存储器在C54x和主机访问周期发生冲突的和主机访问周期发生冲突的情况下（两个访问同时读或写），主机有优先权，情况下（两个访问同时读或写），主机有优先权，C54x等一个周期。

等一个周期n主机独享模式（主机独享模式（HOM）：只有主机可以访问）：只有主机可以访问HPI存储器，存储器，C54x处于复位状态或休眠状态，其处于复位状态或休眠状态，其内部和外部时钟全部停止内部和外部时钟全部停止 8.1.5 串行口串行口nC54x器件有四种类型的串口：器件有四种类型的串口： 标准型串口准型串口（（SP）） 缓冲串口（冲串口（BSP）） 时分复用串口分复用串口 （（TDM）） 多通道多通道缓冲串口（冲串口（McBSP）） 1. 标准串口（标准串口（SP））标准标准模式模式标准串口传送数据的方式有：标准串口传送数据的方式有：n突发模式：突发模式：传输的数据帧与帧之间存在一些间传输的数据帧与帧之间存在一些间隙，即串口上的数据不是连续不断地传输的隙，即串口上的数据不是连续不断地传输的 n连续模式：连续模式：初始化脉冲以后，数据帧就以最大初始化脉冲以后，数据帧就以最大速率进行传输，不再需要后续的速率进行传输，不再需要后续的FSXFSX或或FSRFSR信号 （（1）突发模式）突发模式（（2）连续模式）连续模式二、二、 缓冲串口（缓冲串口（BSP））n缓冲串口是增强型的标准串口；缓冲串口是增强型的标准串口；n由一个全双工、双缓冲串行口和一个自动由一个全双工、双缓冲串行口和一个自动缓冲单元（缓冲单元（ABU）组成；）组成；n其中的串行口与其中的串行口与C54x的标准型串口功能相的标准型串口功能相同同。

BSP有两种工作模式有两种工作模式n标准模式：标准模式：与与C54x标准串口的工作方式准串口的工作方式基本基本一一样，，ABU是透明的是透明的 n自动缓冲模式：自动缓冲模式：BSP自自动使用使用ABU内嵌内嵌式地址式地址产生器生器进行串口与行串口与C54x内部存内部存储器之器之间直接的数据直接的数据传输 自动缓冲单元是透明的标准标准模式模式自动缓自动缓冲模式冲模式三、三、 时分复用串口（时分复用串口（TDM））n时分复用是将一个时间间隔划分为许多更时分复用是将一个时间间隔划分为许多更小的时间间隔（称为时隙）；小的时间间隔（称为时隙）；n每一个小每一个小间隔就代表了一个通信的通道隔就代表了一个通信的通道TDM串口的两种工作模式串口的两种工作模式 n独立模式：独立模式：串口的操作与串口的操作与标准串口准串口类似似n多处理模式：可以将多个多处理模式：可以将多个DSP器件连接形成多器件连接形成多处理机系统处理机系统 使用了使用了8 8个个TDM通道，哪一个器件通道，哪一个器件发送、哪一送、哪一个或哪些器件从哪个信道接收都可以独立个或哪些器件从哪个信道接收都可以独立说明明一个一个C54x器件最多可与七个其他器件串行通信器件最多可与七个其他器件串行通信。

数据数据地址地址时钟时钟帧脉冲帧脉冲多处理模式的工作过程多处理模式的工作过程 在在一一个个特特定定的的时时隙隙里里只只有有一一个个器器件件可可以以驱驱动动数数据据和和地地址址线线（（TDAT和和TADD）），，其其他他器器件件（（包包括括时时钟钟驱驱动动器器件件））都都要要对对TDAT和和TADD线线采采样样以以确确定定是是否否当当前前发发送送的的有有效效数数据据要要读读取取如如果果一一个个器器件件识识别别到到一一个个它它应应该该响响应应的的地地址址，，那那么么该该器器件件就就进进行行一一个个有有效效的的TDM读读操操作作，，数数值值从从接接收收移移位位寄寄存存器器（（TRSR））传传送送到到数数据据接接收收寄寄存存器器（（TRCV））当当TRCV有有了了一一个个有有效效的的接接收收数数据据并并且且可可以以读读取取时时，，就产生接收中断（就产生接收中断（TRINT）四、四、 多通道缓冲串口（多通道缓冲串口（McBSP））主要特征：主要特征：n双工通信；双工通信；n双缓冲发送寄存器，三缓冲接收寄存器；允许连续数双缓冲发送寄存器，三缓冲接收寄存器；允许连续数据传送；据传送；n独立的接收和发送帧同步和时钟信号；独立的接收和发送帧同步和时钟信号；n直接与工业标准的编解码器、串行直接与工业标准的编解码器、串行A/D、、D/A接口；接口；n可产生外部移位时钟或内部可编程的移位时钟；可产生外部移位时钟或内部可编程的移位时钟；n多达多达128个信道的接收和发送；个信道的接收和发送；n传送的数据字长度可为传送的数据字长度可为8、、12、、16、、20、、24、、32bit；；8.2 TMS320C54x的存储空间组织形式的存储空间组织形式nC54x的存储空间：的存储空间： 程序空间程序空间 数据空间数据空间 I/O空间空间nC54x的存储器资源的存储器资源 片内片内RAM、、ROM 片外片外RAM 存储器映射寄存器存储器映射寄存器 I/O口口存储器映射规律存储器映射规律n片内片内RAM一般映射到数据空间，但也可以映射到一般映射到数据空间，但也可以映射到程序空间。

程序空间nROM一般映射到程序空间，也可部分映射到数据一般映射到程序空间，也可部分映射到数据空间n在在C54x器件的处理器模式状态寄存器（器件的处理器模式状态寄存器（PMST））中有三位影响存储空间的结构：中有三位影响存储空间的结构：MP/MC、、OVLY、、DROM nMP/MCMP/MC和和OVLYOVLY决定了片内哪些存储器映射到程序空决定了片内哪些存储器映射到程序空间 MP/MC=1MP/MC=1，片内，片内ROMROM被禁止 MP/MC=0MP/MC=0，片内，片内ROMROM映射到程序空间映射到程序空间 OVLY=1OVLY=1，一部分片内，一部分片内DARAMDARAM被同被同时映射到程序和数据空映射到程序和数据空间，， OVLY=0OVLY=0，没有片内，没有片内RAMRAM被映射到程序空被映射到程序空间，此，此时RAMRAM只能作只能作数据存数据存储器nDROMDROM决定了决定了部分片内部分片内ROMROM映射到数据空映射到数据空间 DROM=0DROM=0，没有片内，没有片内ROMROM被映射到数据空被映射到数据空间中；中； DROM=1DROM=1，有一部分片内，有一部分片内ROMROM被映射到数据空被映射到数据空间中。

中 C5402有：有：片内片内ROM 4k片内片内DARAM 16k程序存储器程序存储器n可访问的程序存储器有可访问的程序存储器有64k；；n包括片内包括片内ROM、片内、片内RAM、片外、片外RAM；；n当程序地址产生单元生成一个地址超出了片内当程序地址产生单元生成一个地址超出了片内存储器的范围，器件会自动产生一个外部访问存储器的范围，器件会自动产生一个外部访问 数据存储器数据存储器n可访问的数据存储器有可访问的数据存储器有64k；；n包括片内包括片内ROM、片内、片内RAM、片外、片外RAM；；n当数据地址产生单元生成一个地址超出了片内当数据地址产生单元生成一个地址超出了片内存储器的范围，器件会自动产生一个外部访问存储器的范围，器件会自动产生一个外部访问结束结束 。