实验十三集成与非门参数测试.doc

1实验十三 集成与非门参数测试一、实验目的1、掌握 74LS20 及 74LS00 型 TTL 集成与非门主要参数的测试方法；2、掌握与非门逻辑功能的测试方法；3、认识各种门电路及掌握空余端处理方法二、试验原理本实验所使用的 74LS20（双四输入与非门）或 74LS00（四二输入与非门）是一种低功耗肖特基集成 TTL 门电路，其电路图及引线功能及排列图如下：图 13-1 74LS00 及 74LS20 采用肖特基二极管作为输入级，组成与门电路，而用三极管作为输出级而实现非的逻辑功能下面分析该电路的工作过程：①输入端至少有一接低电平的情况——“关门状态”假设 A 端接低电平 0.3V，则 VB1=0.3+0.2=0.5V（0.2V 为肖特基二极管导通电压） 此电压使 T1﹑T 2﹑T 5 均截止，V CC 通过 8k 电阻给 T3、T 4 提供偏置电流，T 3﹑T 4 导通，且处于空载电流很小的饱和状态输出高电平 VOH 达3.6V输出电阻是复合管电阻，其数值很小，输出高电平稳定，且可带一定的拉电流负载（I OH） ②输入端全部接高电平(3.6V)——“开门状态”这时 VB1=VBEI+VBE5=0.7+0.7=1.4V，各输入二极管均截止。

T1、T 5 正偏且有足够大的基极流使 T1、T 5 饱和导通，输出为低电平VOL=0.3V，V B3=VC1=VBE5+VCES1=0.7+0.3=1V，其电位差 VB3-VC5=1-0.3=0.7V，此值不会使 T3、T 4 同时导通但 T3 的发射极有一电阻，较易导通，D3D4R4R6ABD1R1 R2 R520k 8k 120D2T3T44kT5R3R71.5k 3k+VCCT1 Y1 2 3 4 5 6 789101112131474LS001A 1B 2A 2B 2Y GND3Y3A3B4A4BVCC1Y4Y1 2 3 4 5 6 789101112131474LS201A 1B 1C 1D 1Y GND2Y2A2B2C2DVCCNCNCT22故为微导通状态T 4 截止，其很大的输出电阻作为 T5 的负载，所以 T5 这时可带较大的灌电流负载（I OL） 以上分析说明 74LS00 和 74LS20 型 TTL 电路能实现“与非”的逻辑功能，7400 为二输入与非门；ABY7420 为四输入与非门CD三、实验内容1．元件认识观察集成芯片的外形，了解引脚排列及各管脚的位置和功用。

2．参数测量(1) 空载导通功耗 PON 的测量测量电路如图 13-2 所示，与非门输入端全部开路、输出端空载，测量电源电流 ICC ，得两个（或四个）与非门总的空载导通功耗CONVP此值小于 20mW 为合格，测得：ICC= mA2) 输入端短路电流 IIS 的测量将与非门任一输入端经毫安表接地，如图 13-3所示，其余各端悬空，毫安表读数即 IIS 值，此值小于 0.4mA 为合格测得：IIS = mA3) 开门电平 VON 和关门电平 VOFF 的测量a．V ON 的测量测量电路如图 13-4 所示在测量时，将 VI从 0 逐渐增加,当输出端刚刚达到 0. 35V 左右时的输入电压即为 VON，此值小于 1.8V 为合格测得：VON= Vb．V OFF 的测量测量电路同上调节输入电压 VI，使开始时的输出端为低电平，然后逐渐减小 VI，当输出端刚刚达到高电平 2.7V 时的输入电压即为 VOFF，此值大于 0. 8V 为合格测得: VOFF = V4)输出高电平 VOH 和输出低电平 VOL 的测量VCCICC7147400/20图 13-2IIS &图 13-3VI&VCC图 13-43a．测量电路同上。

将与非门任一输入端接地，其它输入端悬空，测量输出端的电压值，即得 VOH，此值大于 3.2V 为合格测得：VOH = Vb．V OL 的测量测量电路同上将输入电平 VI 调至输入高电平 3.6V,此时测得的输出电压值即为输出低电平 VOL 的值，此值小于 0.35V 为合格测得:VOL = V 实际上，只要开门电平 VON 合格，V OL 也一定合格3．逻辑功能侧试与非门输入端接逻辑开关（0/1 开关） ，与非门输出端接发光二极管（LED0/1 指示器） 扳动 0/1 开关，给与非门输入不同的逻辑电平组合，观察 LED0/1 指示器显示状态，LED 亮为高电平（逻辑 1） ，LED 熄灭为低电平（逻辑 0） ，列出真值表4．动态测试(1)从任一输入端输入单极性方波信号，如图13-5 所示（方波信号可从数字逻辑实验系统中获得，方波信号频率以能稳定观察波形为准） ，其它输入均接高电平(0/1 打在 1 位置 )，用示波器观察输入方波电压与输出方波电压的波形，比较两波形的相位关系2)将接输入端的 0/1 开关其中之一打在 0 位置，用示波器观察此时的输入电压和输出电压的波形，记录之。

5．用示波器观察电压传输特性与非门如图 13-6 连接，输入谷值电压在 0～0.5V 峰值电压在 3～5V 的锯齿波电压，并将此锯齿波输入信号作为示波器 X 轴的扫描输入与非门输出电压作为示波器 Y 轴的输入，示波器显示电压传输特性，观察并记录传输特性锯齿波输入信号可采用图 13-6 所示方波加积分电路来获得四、实验仪器数字逻辑实验箱，万用表，变阻器，示波器，74LS20，74LS00 五、预习要求1．复习门电路的工作原理和逻辑代数运算1图 13-5&0V5V D0.22μFvIvO接示波器 X 轴接示波器 Y 轴2AP9C图 13-642．熟悉门电路的管脚排列3．复习示波器原理，弄清 X 轴输入方法六、实验报告要求1． 根据所测量的与非门各主要参数，说明它们的含义是否符合要求根据 VON，V OFF，V OH，V OL 计算抗干扰能力高电平抗干扰能力 VNH =VOH-VON=低电平抗干扰能力 VNL =VOFF-VOL=2． 根据测量结果，说明 74LS20 或 74LS00 门电路的逻辑功能3．在内容 4（1）中，当接 0/1 开关的任意管脚悬空，问此时的输出波形如何？若三个脚都悬空，输出波形又怎样？4．说明不同功能的门电路闲置端的处理办法，如：与非门，或非门，与或非门，异或门等。

七、思考题1．如何用示波器来测量开门电平和关门电平2．测试电路中能否加入双极性方波信号5实验十四 组合逻辑电路设计一、实验目的1、能用指定芯片完成组合逻辑电路的设计2、用实验验证所设计的逻辑电路的逻辑功能3、熟悉各种集成门电路及正确使用集成门电路二、设计要求1、根据题意列出输入、输出真值表2、利用卡诺图化简，写出最简的逻辑函数表达式3、利用指定门电路（如 74LS20 等）实现逻辑功能三、实验内容1、用 74LS20 设计一表决逻辑电路，设有三个输入变量 A、B、C ，当输入变量中有二个或三个全为高电平“1”时，输出 Y 为“l” 要求：画出接线图2、静态测试： 按图连接电路，变量 A、B、C 用 0/1 开关信号，Y 接 LED0/1 显示器改变开关量组合，测试电路的逻辑功能是否与设计功能一致3、动态测试：变量 A、B、C 用实验系统中两两分频的序列信号作为输入信号，Y 接双踪示波器一个垂直通道，A 、B、C 之一接另一个垂直通道，观察并记录输入输出波形4、选做题：用尽可能少的集成与非门 (1) 设计一可控的半加／半减器2) 设计一可控的全加／全减器。

四、实验可用器件介绍74LS00,74LS20 引脚图见实验十三，其它芯片引脚功能见图 14-1五、预习要求实验前画出已设计完成的逻辑电路及试验用的接线图，拟定实验仪器及元件，写出测试步奏六、试验后写出完整的实验报告BAY BAY1 2 3 4 5 6 7891011121314 74LS861A 1B 2A 2B 2Y GND3Y3A3B4A4BVCC 1Y 4Y 1 2 3 4 5 6 7891011121314 74LS321A 1B 2A 2B 2Y GND3Y3A3B4A4BVCC 1Y 4Y6AY CDABYABCY图 14-11 2 3 4 5 6 789101112131474LS141A 1Y 2Y 3A 3Y GND4Y4A5Y6Y6AVCC2A5A1 2 3 4 5 6 789101112131474LS111A 1B 2B 2C 2Y GND3Y3A3B1Y1CVCC2A3C1 2 3 4 5 6 789101112131474LS511A 2A 2C 2D 2Y GND1Y1D1CNC1BVCC2BNC7实验十五 集成译码器及其应用 一、实验目的1、掌握二进制译码器和 7 段显示译码器的逻辑功能。

2、了解各种译码器之间的差异，能正确选择译码器3、熟悉掌握集成译码器的应用方法4、掌握集成译码器的扩展方法二、实验原理集成译码器是一种具有特定逻辑功能的组合逻辑器件，本实验以 3 线-8线二进制译码器 74LS138 为主，通过实验进一步掌握集成译码器1．74LS138 管脚及功能图 15-1双排直立式集成 3-8 译码器 74LS138 各引脚功能及原理图中惯用画法如图 15-1 所示由功能表可知：（1） 三个使能端（ =0）任何一个无效时，八个译ENEN2BA1码输出都是无效电平，即输出全为高电平“1” ；（2） 三个使能端（ =1）均有效时，译码器八个输21EN1 EN2A EN2B A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0译码器 74138 真值表A0A1A2Y1Y0Y2Y3Y4Y5Y6Y7EN1EN2AEN2B1 2 3 4 5 6 7 89101112131474LS138A0 A1 EN2B GNDY7VCCA21516EN2AEN1Y6Y5Y4Y3Y2Y1Y08出中仅与地址输入对应的一个输出端为有效低电平“0” ，其余输出无效电平“1” ；（3） 在使能条件下，每个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即：。

ii m2BA1ENY2．用 74LS138 和门电路实现组合电路给定逻辑函数 L 可写成最小项之和的标准式，对标准式两次取非即为最小项非的与非，即iiy逻辑变量作为译码器地址变量，即可用 74LS138 和与非门实现逻辑函数 L3．用译码器实现数据分配将需要传输的数据作为译码器的使能信号，地址变量作为数据输出通道的选择信号，译码器就能实现有选择的输出数据三、实验内容1．74LS138 功能测试将 74LS138 。