《数字电子技术》课期末考试复习题.doc

电子信息工程学院 课程名称《数字电子技术》复习题得分评卷人一、填空题（每小题△△分，共△△分）（1）逻辑代数中的三种基本的逻辑运算是（与）运算、（或）运算和（非）运算2）逻辑变量和逻辑函数的取值只有（0）和（1）两种取值它们表示两种相反的逻辑状态3）与逻辑运算规则可以归纳为有0出 （0），全1出（1）4）或逻辑运算规则可以归纳为有1出 （1），全0出（0）5）与非逻辑运算规则可以归纳为有（0）出1，全（1）出06）或非逻辑运算规则可以归纳为有（1）出0，全（0）出17）二极管从导通到截止所需时间称为（开通）时间8）OC门是集电极（开路）门，使用时必须在电源VCC与输出端之间外接（电阻）9）在数字电路中，三极管工作在（饱和）状态和（截止）状态10）三态输出门输出的三个状态分别为（低电平）、（高电平）、（高阻态）11）逻辑代数中三条重要的规则是（代入）规则、（对偶）规则和（反演）规则12）化简逻辑函数的主要方法有（代数）化简法和（卡诺图）化简法13）逻辑函数的表示方法主要有（函数表达式）、（真值表）、（逻辑）、卡诺图和波形图31）编码器按功能不同分为（二进制）编码器、（二-十进制）编码器和优先编码器。

32）译码器按功能不同分为（二进制）译码器、（二-十进制）译码器和显示译码器33）8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有（ 8 ）个最小项34）输入3位二进制代码的二进制译码器应有（ 8 ）个输出端，共输出（ 8 ）个最小项35）共阳极LED数码管应由输出（ 低 ）电平的七段显示译码器来驱动点亮而共阴极LED数码管应由输出（ 高 ）电平的七段显示译码器来驱动点亮41）二进制数是以（ 2 ）为基数的计数体制，十进制数是以（ 10 ）为基数的计数体制，十六进制是以（ 16 ）为计数体制42）十进制数转换为二进制数的方法是：整数部分用（除2取余），小数部分用（乘2取整）法43）二进制数转换为十进制数的方法是（各位按权展开相加）44）全加器有三个输入端，它们分别为（被加数 ）、（ 加数 ）和相邻低位进位；输出端有两个，分别为本位和、进位数45）数值比较器的功能是比较两组二进制数的大小或相等的电路，当输入A=1111和B=1101时，则它们比较得结果为（A>B ）51）触发器具有两个稳定状态，在外信号作用下这（两个稳定状态）可相互转换52）边沿JK触发器具有（置0 ）、（ 置1 ）、（ 保持 ）和 翻转功能。

55）在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象61）对于时序逻辑电路来说，某时刻电路的输出状态不仅取决于该时刻的（输入信号），而且还取决电路的（原有状态），因此，时序逻辑电路具有（记忆）性62）时序逻辑电路由（组合逻辑）电路和（存储）电路两部分组成，（存储）电路必不可少63）计数器按进制分：有二进制计数器、（ 十 ）进制计数器和任意进制计数器64）集成计数器的清零方式分为（异步置零）和（同步置零）；置数方式分为（同步置数）和（同步置数）65）一个4位二进制加法计数器的起始计数状态Q3Q2Q1Q0=1010，当最低位接收到4个计数脉冲时，输出的（1110）72）多谐振荡器没有（稳定）状态，只有两个暂稳态状态，其振荡周期T取决于（RC的值）71）常见的脉冲产生电路有(多谐振荡器)，常见的脉冲整形电路有（单稳态触发器）、（施密特触发器）73）施密特触发器具有回差现象，又称（电压滞后）特性；单稳触发器最重要的参数为（脉宽）74）在由555定时器组成的多谐振荡器中，其输出脉冲的周期T为（0.7（R1+R2）C））75）在由555定时器组成的单稳态触发器中，其输出脉冲宽度tW为(1.1RC)。

81）将模拟信号转换为数字信号，需要经过(采用)、（保持）、（量化）、（编码）四个过程82）D／A转换器用以将输入的二进制代码转换为相应（模拟电压）输出的电路83）R-2R 倒T型网络D／A转换器主要由（电子模拟开关）、（基准电压）、（R-2R倒T型电阻网络） 和（求和运算放大器）等部分组成84）A／D转换器从转换过程看可分为两类（直接A/D转换器）和（间接A/D转换器）两类85）A/D转换器的位数越多，能分辨最小模拟电压的值就（越小）得分评卷人二、判断题（每小题△△分，共△△分；对的打“∨”，错的打“×”）（1）二极管可组成与门电路，但不能组成或门电路 × ）（2）三态输出门可实现“线与”功能 × ）（3）二端输入与非门的一个输入端接高电平时，可构成反相器 × ）（4）74LS00是2输入端4与非门 √ ）（5）二端输入或非门的一个输入端接低电平时，可构成反相器 √ ）（21）逻辑函数的标准与－或表达式又称为最小项表达式，它是唯一的 √ ）（22）卡诺图化简逻辑函数的实质时合并相邻最小项 √ ）（23）因为，所以 × )（24）因为，所以 × )（25）逻辑函数又可以写成 √ )（31）优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

× ）（32）编码与译码是互逆的过程 √ ）（33）二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路√ ）（34）共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动 √ ）（35）数据选择器和数据分配器的功能正好相反，互为逆过程 √ ）（41）一个n为二进制数，最高位的权值是2n-1 √ ）（42）十进制数45的8421BCD码是101101 × ）（43）余3BCD码是用3位二进制数表示一位十进制数 × ）（44）半加器只考虑1位二进制数相加，不考虑来自低位的进位数 √ ）（45）数值比较器是用于比较两组二进制数大小的电路 × ）（51）RS触发器的约束条件RS=0表示不允许出现R=S=1的输入 √ ）（52）主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同 √ ）（53）对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次 × ）（54）若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A × ）（55）同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端没有影响 × ）（61）同步时序电路具有统一的时钟CP控制。

√ ）（62）十进制计数器由十个触发器组成 √ ）（63）异步计数器的计数速度最快 × ）（64）4位二进制计数器也是一个十六分频电路 √ ）（65）双向移位寄存器可同时执行左移和右移功能 × ）（71）施密特触发器可用于将三角波变换成正弦波 × ）（72）施密特触发器有两个稳态 √ ）（73）多谐振荡器的输出信号的周期与阻容元件的参数成正比 √ ）（74）石英晶体多谐振荡器的振荡频率与电路中的R、C成正比 × ）（75）单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比 × ）（81）D/A转换器的位数越多，转换精度越高 √ ） （82）双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中 √ ）（3）采样定理的规定是为了能不失真地恢复原模拟信号，而又不使电路过于复杂 √ ）（84）A / D 转换器完成一次转换所需的时间越小，转换速度越慢 × ）（85）A/D转换器的二进制数的位数越多，量化单位△越小 √ ） 得分评卷人三、单项选择题（每小题△△分，共△△分，将对的序号填入括号内，每小题只有一个选项是对的，多选无效）（1）要使与门输出恒为0，可将与门的一个输入端（ A ）。

A. 接0 B. 接1 C.接0、1都可以 D.输入端并联（2）要使或门输出恒为1，可将或门的一个输入端( B )A. 接0 B. 接1 C.接0、1都可以 D.输入端并联（3）要使异或门成为反相器时，则另一个输入端应接( B )A. 接0 B. 接1 C.接0、1都可以 D.两输入端并联（4）集电极开路门（OC门）在使用时，输出端通过电阻接( B )A. 地 B. 电源 C. 输入端 D. 都不对 （5）以下电路中常用于总线应用的有( D )A. OC门 B. CMOS与非门 C. 漏极开路门 D. TSL门（21）指出下列各式中哪个是3变量ABC的最小项（B）A． AB B. ABC C. AC D. A+B （22）逻辑项的逻辑相邻项为( A )A. B. C. D. (23)实现逻辑函数需要用( B )A. 两个与非门 B. 三个与非门 C. 两个或非门 D. 三个或非门（24）使逻辑函数取值为1的变量取值是( C )A. 001 B. 101 C. 011 D. 111（25）函数与,( D ) A. 互为对偶式 B. 互为反函数 C. 相等 D. A、B、C都不对（31）若在编码器中有50个编码对象，则要求输出二进制代码位数为( B )位。

A.5 B.6 C.10 D.50（32）一个16选一的数据选择器，其地址输入（选择控制输入）端有( C )个 A.1 B.2 C.4 D.16（34）用四选一数据选择器实现函数Y=，应使( A )A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0（35）八路数据分配器，其地址输入端有( C )个A.1 B.2 C.3 D.4 E.8（41）1010的基数是（ B ）A、10 B、2 C、16 D、任意数（42）二进制数的权值是（ D ） A、10的幂 B、8的幂 C、16的幂 D、2的幂（43）和4位串行进位加法器相比，使用4位超前进位加法器的目的是（B）A、完成4位加法运算 B、提高加法运算速度C、完成串并行加法运算 D、完成加法运算自动进位（44）能对二进制数进行比较的电路是（ A ）A、数值比较器 B、数据分配器 C、数据选择器 D、编码器（45）8位串行进位加法器由（ A ）A、8个全加器组成 B、8个半加器组成 C、4个全加器和4个半加器组成 D、16个全加器组成（51）存储8位二进制信息要 D 个触发器。

A.2 B.3 C.4 D.8（5。