PCF8563 实时时钟日历芯片详细资料(中文版——权威).doc

PCF8563 实时时钟日历芯片选型指南1. 概述PCF8563是低功耗的CMOS实时时钟日历芯片它提供一个可编程时钟输出一个中断输出和掉电检测器所有的地址和数据，通过I2C总线接口串行传递最大总线速度为400Kbits/s，每次读写数据后内嵌的字地址寄存器会自动产生增量2. 特性􀁺􀀃 低工作电流典型值：0.25 A，VDD=3.0V Tamb=25 时;􀁺􀀃 世纪标志;􀁺􀀃 大工作电压范围：1.0V--5.5V;􀁺􀀃 低休眠电流典型值为：0.25 A(VDD=3.0V,Tamb=25 );􀁺􀀃 400KHz 的I2C 总线接口：VDD=1.8 5.5V 时;􀁺􀀃 可编程时钟输出频率为：32.768KHz、1024Hz、32Hz、1Hz;􀁺􀀃 报警和定时器;􀁺􀀃 内部集成的振荡器电容片内电源复位功能掉电检测器;􀁺􀀃 I2C 总线从地址:读0A3H 写0A2H;􀁺􀀃 开漏中断引脚。

3. 应用􀁺􀀃 复费率电度表IC、卡水表IC、卡煤气表􀁺􀀃 便携仪器􀁺􀀃 机移动􀁺􀀃 电池电源产品4.简明参考数据符号参数条件最小值最大值单位VDD工作电压I2C总线无效Tamb=25℃1.05.5VI2C总线有效Fscl = 400KHzTamb： -40℃—80℃1.85.5V工作电流（定时器和时钟输出无效）Fscl = 400KHz—800uAFscl = 100KHz—200uAFscl = 0KHz; Tamb=25℃—VDD = 5 V—550nAVDD = 2 V—450nATamb工作环境温度-4085℃Tstg储存温度-65150℃8.功能描述PCF8563内有16个8位的地址递增寄存器，一个32.768 kHz片上集成电容振荡器，一个实时时钟源（RTC）的分频器，可编程的时钟输出，一个定时器，报警器，一个低压检测器和400KHz的I2C接口所有16个寄存器被设计成可寻址的8位并行寄存器，虽然不是所有的位都有效前两个寄存器（内存地址00H和01H），用于控制与/或状态寄存器。

内存地址02H至08H是时钟功能的计数器，用于（秒、分、时、日、月、年计数器）内存地址09H至0CH包含定义报警的条件的报警寄存器内存地址0DH控制CLKOUT的输出频率0EH和0FH分别是定时控制器和定时器秒、分钟、小时、天、月、年、以及每分钟报警、小时报警、日报警寄存器都以BCD格式编码平日和星期报警寄存器不以BCD格式编码当一个RTC寄存器被读取，所有的寄存器的内容被冻结因此可以避免在读指令跳转期间，读取时钟/日历时发生错误8.1 报警功能模式 通过清除一个或多个报警寄存器最高有效位(位AE=报警启用），相应的报警条件将被激活这种方式可以产生从每分钟至每周一次的报警报警条件设置报警标志，AF（控制/状态寄存器2的第3位）,AF可用于产生一个中断（INT）,AF只能通过软件清零8.2 定时器模式8位减数计时器（地址0FH）由定时控制寄存器（地址0EH，参见表25）控制定时控制寄存器可以选择定时器的时钟源频率（4096，64，1，或1/60Hz）和启用/禁用计时器从软件加载的8位二进制值的倒计时，在每个倒计时结束时，定时器设置的定时器标志TF(见表7)定时器标志位TF只能由软件清零。

根据定时器标志位TF可以产生一个中断（INT）每个倒计时阶段都可能会产生中断脉冲信号，作为一个永久的积极信号，如TF条件下TI/ TP（见表7）用于控制这种模式的选择当读取定时器，当前的倒计时数值作为返回值8.3 CLKOUT输出CLKOUT引脚有可编程方波由CLKOUT频率寄存器（地址0DH;见表23）控制操作时钟频率32.768KHz（默认），1024，32和1Hz的频率可以作为系统时钟，单片机的时钟，输入到电荷泵，或校准振荡器CLKOUT开漏输出，上电时启用如果禁用它变为高阻抗8.4 复位低电压检测器和时钟监视器PCF8563的包括内部复位电路，振荡器停止时，复位电路激活在复位状态下，I2C总线初始化，所有寄存器和地址指针被清零，VL、TD1、TD0、TESTC和AE被设置为逻辑18.5 低电压检测器和时钟监视器PCF8563芯片的低电压探测器当VDD低于Vlow，VL位（秒寄存器第7位）设置表明可靠的时钟/日历信息将不再保证VL标志只能由软件清零 位VL用于检测在电池供电情况下，VDD慢慢降低到Vlow的情况在VDD低于Vlow之前应该把VDD从新拉高这种情况下，时间可能被损坏。

8.6 寄存器结构 表4 寄存器概述位标记‘ – ’无效;‘0’标记的，应始终与写入逻辑0表5 BCD编码格式寄存器概述位标记‘ – ’无效;[1]不是BCD编码格式8.6.1 Control/Status 1寄存器（内存地址00H）表6 Control/Status 1寄存器概述位符号描述7TEST1TEST1=0:常规模式TEST1=1: EXT_CLK测试模式，见8.7章节5STOPSTOP=0: RTC时钟源运行STOP=1:所有RTC分频器触发器异步设置为逻辑0; RTC时钟停止（32.768 KHz的CLKOUT的仍然是可用的）3TESTCTESTC=0:上电复位override能力被禁用（正常运行设置为逻辑0）TESTC=1:上电复位override有效0 1 2 4 60默认值为08.6.2 Control/Status 2寄存器（内存地址01 H）表7 Control/Status 2寄存器概述位符号描述5 6 70默认值为04TI/TPTI/TP = 0: 当TF是有效，INT有效（取决于TIE的状态）TI/TP = 1: 根据表8 INT脉冲有效（取决于TIE的状态）。

注意：若AF和AIE有效则INT永久有效3AF当报警发生，AF置1在计时器倒计时结束，TF置1位的值保持，直到软件改写应用中定时器和报警器同时产生中断，通过读这些位决定中断源为了防止在清除一个标志位时，覆盖到标志位，通过逻辑与运算进行写入见表92TF1AIE当AF或TF被置位，AIE和TIE有效或无效，产生中断中断是两种情况的逻辑或，因此AIE和TIE都要置位AIE = 0: 报警器中断无效; AIE = 1: 报警器中断有效.TIE = 0: 定时器中断无效; TIE = 1: 定时器中断有效.0TIE表8 INT操作（位TI/TP=1）时钟源INT[1]周期n[2]=1n>140961/81921/4096641/1281/6411/641/641/601/641/64[1]TF和INT同时有效[2] n=减计数器装载数值，n=0计数器停止表9 AF和TF的值描述读/写位AF位TF值描述值描述读0报警器标志位无效0定时器标志位无效1报警器标志位有效1定时器标志位无效写0报警器标志位清零0定时器标志位清零1报警器标志位保持1定时器标志位保持8.6.3 Seconds, Minutes, Hours寄存器8.6.4 Days, Weekdays, Months/Century, Years寄存器8.6.5 Alarm寄存器当一个或多个报警寄存器加载一个有效的分、时、日或平日信息，其相应的AE（Alarm Enable）位为逻辑0，然后将这些信息将与当前的分、时、日和平日进行比较。

当所有启用的比较第一个匹配的，位AF（Alarm Flag）设置AF保持设置，直到通过软件清除一旦AF被清0，它只会被重新设置时间增量，以符合再次报警条件若报警寄存器AE置1，则该报警寄存器被忽略8.6.6 LKOUT 频率寄存器8.6.7 减计数器寄存器8位二进制减计数器有效与否是由计数控制寄存器的TE位控制，计数器的时钟源也是由计数控制寄存器选择计数器中断的产生与控制有状态控制寄存器2（Control/Status 2）控制为了准确读出计数器的值，I2C总线的SCL时钟至少应为计数器时钟的2倍8.7 EXT_CLK测试模式 测试模式允许进行测试，在测试环境下可以设置测试的条件并控制芯片的RTC 通过设置控制状态寄存器1（Control/Status 1）的位TEST1 进入测试环境，CLKOUT管脚转换为输入管脚测试模式下，CLKOUT管脚的输入信号取代了芯片内部的64Hz的信号CLKOUT管脚信号每64个上升沿产生1S增量CLKOUT管脚提供的信号的最小脉冲带宽为300nS，最小周期为1000nS内部64Hz时钟，或者外部信号源被内部预分频器分为1Hz使用STOP预分频器可设置成已知状态,当位STOP置位,预分频器复位为0。

在预分频器再次工作前，STOP位必须先清0从STOP状态,第一个1S的占用CLKOUT信号32个上升沿，之后每1S的增量占用64个上升沿备注：进入EXT_CLK测试模式内部64 Hz的时钟不同步进入测试模式时，可以假设没有预分频器的状态例程：1.进入EXT_CLK测试模式，设置Control/Status 1寄存器的7位TEST1=1； 2.设置Control/Status 1寄存器的5位STOP=1; 3.清除Control/Status 1寄存器的5位STOP=0; 4.设置时间寄存器(Seconds, Minutes, Hours, Days, Weekdays, Months/Century, Years)期望值; 5.向CLOCKOUT提供32个时钟脉冲; 6.读取时间寄存器，看第一次变化; 7.向CLOCKOUT提供64个时钟脉冲; 8.读取时间寄存器，看Second寄存器变化; 9.重复第7、8步骤，看额外的变量; 8.8 上电复位（POR）override模式POR的持续时间和晶体振荡器的启动时间直接相关。

由于长期启动这些类型的电路所需要的时间，一个禁用POR和加强硬板设备测试机制已建成这种模式的设置要求，I2C总线引脚，SDA和SCL，如图5所示，在一个特定的顺序切换所有的时间值是最低要求一旦已进入override模式，芯片立即停止复位和正常运行，开始进入EXT_CLK测试模式，即通过I2C总线访问位TESTC写逻辑0，停止override模式只有位TESTC被设置为逻辑1，才能再次进入override模式正常运行期间位TESTC设置逻辑0无效，只是为了防止进入POR override模式8.9 串行接口PCF8563的串行接口是I2C总线一个I2C总线规范的详细描述，包括应用和小册子：I2C总线和如何使用，时序（no 9398 393 40011或I2C外设的数据手册IC12）8.9.5 P。