SAR ADC 驱动运算放大器的选择.docx

SAR ADC驱动运算放大器的选择作者：德州仪器 Rick Downs 与 Miroslav Oljaca运算放大器输出级极限运算放大器的轨至轨运行是指其输入级或输出级，或者是指其输入级和输出级 作为驱动 SAR ADC 输入端的一个缓冲器，我们更关注的是运算放大器轨至轨的 输出能力一般说来，该输出能力表明了输出级能够接近电源轨的程度该参数 可在大多数低频或 DC 输出信号产品说明书中找到，因此更好地了解输出摆幅能 力，将有助于在既定条件下驱动 ADC 输入端时，确定最佳工作点为了确定输出级极限，应事先开展如下测量工作：对于电源电压为 5V 的轨至轨 运算放大器来说，输入信号的偏移为 2.5V 或为电源电压的一半该运算放大器 应事先在电压跟随器（或增益为 +1）配置中予以设置峰至峰输入 AC 信号振 幅从0提高到了 5V,达到了电源电压电平当输出级达到其极限时，则可以显 示出不同的峰至峰输出电压在运算放大器输出端的总谐波失真与噪声 （THD+N） 的测量情况（请参阅图 1）图 1：测量得出的运算放大器输出信号通常情况下，当信号振幅增大时，低频信号（1kHz）、总谐波失真保持不变只 有当输出电压和电源轨之间的差值低于 10mV 时，才会导致性能显著下降。

而当 输出信号频率增加时，输出电压和电源电压之间的差值也会随之增大对于 10kHz的信号而言，当上述电压差值低于200mV时，相关性能才开始下降；对 于 20kHz 的信号而言，当上述电压差值低于 300mV 时，相关性能才开始下降； 以此类推如果要保持相关性能不变，当频率增大时，则可减小输出信号的摆幅 如欲了解有关的测量结果，敬请参阅图 2田旦噩ON+口 HJ.图 2 ：在不同的输出信号情况下，测量得出的运算放大器失真考虑到运算放大器的输出级极限，这些测量结果将有助于我们确定 SAR ADC 电 路的最佳工作点正如在上述例子中，采用电源电压为5V的0PA365，在频率 为150kHz，输出信号高达4.1VPP时，仍能保持相关的性能不变由于电源轨 留有 450mV 的裕度，所以在 100kHz 的范围内 OPA365 能轻而易举的驱动信号RC负载对运算放大器的影响以前，我们曾证实，对于最佳的AC性能而言，运算放大器的输出信号摆幅将会 介于 450mV 和 4.55V 之间用于驱动 SAR ADC 运算放大器的第二个重要参数 就是要找出其驱动不同的 RC 负载的极限为此，我们大力推荐在 ADC 输入端 采用 RC 滤波器来限制输入噪声的带宽，并帮助运算放大器驱动由 SAR ADC 产 生的开关电容负载。

图 3 表明了测试调整电路 (test setup circuit) 如何帮 助我们确定具有 RC 负载的运算放大器的驱动极限图 3 ：测量运算放大器驱动 RC 负载的能力首先，将RC电路的截止频率定为1.5MHz这一频率限额是以在未来设计中将 要采用的 ADC 预期采集时间为基础设定的另外，如欲保持截止频率不变，则 应开展不同 RC 组合以及不同信号频率的测量工作（请参阅图 4）SSHE.WKHz7JkHz\\100kHzI^OkHzA\w、*--二-一一.--一 —-OPA365G-+1 p Vcc^5V, Vin=4.Q9&VPP @2.5VP f.3dff=1.5MHz-90-100-105100150R [Ohm]200图 4：在不同的 RC 情况下，测量得出的运算放大器失真情况 对于较低的频率而言，我们则使用较小阻值的电阻或较大容量的电容器当信号 频率增大时，阻值较大的电阻应与容量较小的电容器配合使用，以保持相关性能 的稳定对于在既定条件下的 OPA365 来说，我们发现，通过采用阻值为50-100Q的电阻来改善性能并不令人满意——尤其是对于更高的信号频率而 言，想通过采用阻值为50-100Q的电阻来改善性能更是无济于事。

对于应用频 率 (applied frequency) 而言,我们可以采用阻值大于 100Q 的电阻或容量小 于 1nF 的电容器来保持 AC 性能的稳定当选择电阻的阻值和电容器的容量时， 我们应遵循运算放大器的稳定性要求ADC输入的非线性特性减小输出电压摆幅将有助于保持运算放大器的性能，但还应考虑信号的完整性及 其对不同系统组件的影响随后可向 ADC 输入端发送一个信号图 5 为常见的 SAR ADC 输入级在流经输入静电放电 (ESD) 保护二极管之后，则可对一个采 样电容器和两个场效应晶体管 (FET) 开关中的信号进行采样如果采用了理想 的组件，本设计不会对采样阶段的运算放大器的驱动产生任何影响D1!BufferADS8361Vmid图 5：SAR ADC 的输入级遗憾的是，这些组件并非理想的解决方案(请参阅图 6)，特别是临近电源轨的 等效负载非线性特性，向缓冲电路提出了新的挑战SulfurPIH-v /ADS8361V^mid图 6 ： SAR ADC 的运算放大器等效负载减小从运算放大器至 ADC 输入端的信号摆幅，将带来诸多益处在运算放大器 的输出端应用 5VPP 的信号将减弱总谐波失真 （THD） ，尤其是当频率较高时， 更是如此。

另外，在 SAR ADC 的输入端应用 5VPP 的信号时，要求运算放大器 拥有强大的驱动能力，特别是在接近电源电压的情况下，尤为如此以 2.5V 的 偏移量，将信号电平从5VPP减小到4.1VPP,将同时为正、负电源轨增加450mV 的裕度这种设置使运算放大器更易于在较高频率的情况下，提供令人满意的 THD目前，ADC等效输入负载处于线性区域，从而使运算放大器更易于为采样 电容器充电需要考虑的另一个问题是：ADC的满量程衰减在常见的ADC产品说明书中可 以发现，转换器的额定电源电压为5V，其额定满量程（FSR）为一个5VPP的信 号请务必注意， ADC 的输入 FSR 取决于应用参考电压，您可以针对新的运行 条件，对 FSR 进行调整当使用的参考电压为 2.5V 时，对于德州仪器 （TI） ADS8361而言，在2.5V或5VPP时FSR输入信号将为±2.5V将参考电压调 整为2.048V后，在2.5V或4.1VPP时，新的（调整后的）FSR输入信号将为 ±2.048V现在，在4.1VPP的输入信号中，我们就拥有了一个全16位的转换 功能，而无需衰减动态范围采集时间与吞吐率仃hroughput Rate）之间 的关系当选择ADC时，其中最重要的参数就是速度或吞吐率。

这一参数是采集（釆样） 时间和转换时间的组合而转换时间是转换器设计和用以实现转换器功能的硅处 理技术综合作用的结果当转换时间的缩短超过产品说明书中规定的限额时，将 严重影响 ADC 的性能转换时间通常是因所采用的最大外部时钟的不同而不同 的另外，根据产品说明书中的有关说明，上佳的系统设计实践可将外部时钟保 持在限额之内或将转换时间尽量缩短另一方面，一般说来，延长转换时间并不 能改善相关性能采集时间在 ADC 产品说明书中也作了明确的规定，采集时间决定着为采样电容 器充电的快慢，以达到规定的吞吐率在采集时间临近结束时，输入采样开关开 启，转换过程随即开始在转换周期即将结束时，从 ADC 所获得的数据等同于 转换周期开始时（或采集周期结束时）采样电容器上的电压请参阅图 7不论 ADC 性能表现的如何卓越，如果没有足够的时间对采样电容器进行全面的 充电，那么转换结果将会出现与实际模拟输入信号不相符的情况为了在系统设 计期间控制上述参数，有两种方法可供选择：1）采用输出阻抗低、运行速度快 的运算放大器，或 2）在 ADC 模拟输入端采用高截止频率的 RC 滤波器这种 方法可导致运算放大器稳定性方面的问题，同时会给输入模拟缓冲电路带来较大 的噪声影响。

或者，您也可以通过使用运行速度适中的运算放大器和较低截止频 率的 RC 滤波器，来延长转换器的采集时间CLKCOHVSTBU宪>q ME CCVlRTlDhi IN PRMRES4—即哺 CDHVSfi k HUStE 匸口MvsrliusvADSS%1图 7：ADC 采集和转换周期ADS8361的吞吐率为500 kSPS，最高的外部时钟频率为10MHz转换过程分为 16个时钟周期，或需要1.6M才能完成其中只有0.4M用于模拟输入信号 采集过程在满量程为 5V 的 16 位系统中，需要对 ADC 输入采样电容器进行 充电，使其达到输入的信号电平值，并且误差小于38UV对驱动运算放大器而 言，这是一项很有挑战性的工作：在400ns的时间内，将终值调整为小于38UV这个问题可以通过延长采集时间来缓解对于 ADS8361 而言，规定的转换时间 是采集时间的四倍如果将采集时间延长三倍或 300%，那么我们将可以获得转 换器最高吞吐率的70%,或357 kSPS与通过降低对输入信号缓冲电路的要求 来获得相关益处的做法相比较而言，这种牺牲速度的做法是可取的。

表 1 表明： 作为外部时钟周期数的一个函数， ADS8361 采集时间的延长和相应吞吐率下降的 情况表 1：一个采集时间函数的吞吐率Throughout RateN-CIk[MS]IkSPS]40.4100%500100%50.5125%47695%60.6150%45591%10.7175%43587%00.3200%41783%90.9225%40080%101250%30577%111.1275%37074%121.2300%35771%131.3325%34569%141.4350%33367%151.5375%32365%161.6400%31363%171.7425%30361%181.8450%29459%191.9475%28657%优化RC，以实现特定的频率性能现在您就可以获得设计驱动电路的程序首先，选择适合您系统电源轨的运算放 大器，并记录下这种放大器的输入和输出极限，同时弄清楚 ADC 输入范围调整 的可能性，以便更好地与运算放大器的性能相匹配其次，确定适当的采集时间， 并相应地设定系统时序接下来，选择 RC 电路中的相关数值，采集时间和 RC 滤 波器时间常数之间的比率 (k) 取决于 ADC 的分辨率。

最后，选择具备足够增益 带宽的运算放大器来驱动该 RC 电路，而且所选的运算放大器应具有适当的调整 时间对许多不同 SAR 转换器的应用来说，该设计驱动电路的程序非常稳健而 有效然而，有时候作为能够改善性能系统的 RC 滤波器的一些优化措施而言， 这仅仅是一个开端例如，我们打算优化先前讨论的电路在探索如何优化 ADS8361 前端的输入 RC 滤波器之前，我们需要确定有关的工作条件：所采用的输入时钟频率为9.9968MHz,设定的采样频率为199.936kSPS；由这两个数值所产生的结果是， ADC的转换时间为1.6卩s,而采样时间。