MAXⅡ_CPLD应用程序手册.doc

电子设计自动化电子设计自动化【【AlteraAltera 的的 MAXMAX II II 系列系列 CPLDCPLD】】 物电学院物电学院姓名姓名 李欢李欢 班级班级 自动化自动化 12111211 学号学号 1231810612318106 MAXⅡMAXⅡ CPLDCPLD 应用程序手册应用程序手册 1 1、、MAXⅡMAXⅡ无论设计基于通信、消费、计算机、或工业应用,当发展控制路径应用受制于 成本和能源的预算时，MAXⅡ设备成为特点设计师所需要的MAXⅡ设备的低价 格，低功耗，高密度为他们完美解决幅相控制应用提供便利，包括在 CPLD 最新 的应用方面以及以前的地方当应用于开发一个新型 CPLD 时，MAXⅡ设备要比 以往的 MAX 设备具备更为完善的功用和特点：1、价位只有原来设备一半的低廉的价格2、约只有原来设备十分之一的超低功耗3、四倍于原来设备的高密度4、两倍于原来设备的高效功能这些优点使得设计人员能够将多个控制程序路径集成到一个单一的设备上便于使用如图1所示，MAXⅡ的关键控制通道功能有四类：I/O 扩展接口；接口桥接；上电顺序以及系统配置。

相比于第一代 MAX 设备，MAXⅡ只需不到其一半的设备成本，MAX II 器件是基于0.18微米 Flash 工艺表1显示的为 MAXⅡ系列设备的功能与封装图 1表 1 MAX II 系列亮点 特征EPM240EPM570EPM1270EPM2210逻辑单元 （LE）2405701，27021,20典型等效宏单元1924409801，700最大用户 I/O 引 脚80160212272位用户闪存8,1928,1928，1928，192速度等级3,4,53,4,53,4,53,4,5角对角性能 （tpD1）4.7ns5.5ns6.3ns7.1ns最快的性能 （tpD2）3.8ns3.7ns3.7ns3.7ns可用的软件包 1100 引脚 TQPF2100 引脚 TQFP 144 引脚 TQFP 256 引脚 BGA3144 引脚 TQFP 256 引脚 BGA3 256 针的 BGA3 324 引脚 BGA3 表 1注：1 所有封装支持各容量间的垂直移植2 TQFP：薄四方扁平封装3 FineLine 的 BGA®封装（1.0 毫米间距） MAXⅡ的高密度特点为设计师对复杂的控制和系统顺序提供必要的逻辑顺序。

上电顺序是其他设备供电的上一个序列，以确保所有设备正常运行上电顺序 通常包括诸如系统启动，系统复位和片选产生一个具有功能多电压环境这些 应用通常是组合成一个单一的设计，需要即时启动设备，如 MAX II CPLD在上电顺序上，CPLD 确保主板能够按照其上所有设备的要求来工作这个操作通常由一台状态机来控制在任意预定的时间间隔内读取信号或通过从主板上的其他设备读取信号由于 CPLD 在主板上控制复位，它通常也可以控制单个芯片的设备多电压系统启动所需要的设备要能立即打开并且为在 PCB 板上其他电源平面提供准备时间由于主板和电源平面板上的数量增加，导致其对上电顺序的逻辑复杂性要求随之提升表 2 描述了 MAXⅡCPLD 的功能，适用于电排序表 2 MAX II 器件的优点：上电顺序 特征效益即时启动管理 PCB 上其他设备的上电顺序 多伏™核心 操作在 1.8，2.5，或 3.3 V 电源，减少电源 轨并简化电路板设计 成本最低的单位 I/ O 引脚 在较低的成本下获得更多的 I / O 能力，来 控制 I/ O 密集型宽度总线，重置和使能信号可重复编程 通过能提供最大灵活性并能在最后一刻做出 可改变的可编程程序来简化电子设备的发展高密度 管理复杂的高度密集的电路板上电顺序 表22 2、多伏电源的后续管理、多伏电源的后续管理时至今日，主板上要求有更多的电压等级和管理上电顺序，以保证为额外的需求提供复杂的控制逻辑。

MAXⅡ设备提供的在 CPLD 上的高密度使得它能够在一台单独设备上完成复杂操作控制灵活的多电压 I/O 也使在电源总线上的关键控制功能增加图 2 展示了一个典型的设备上电顺序的应用多个电源轨支持不同的设备、管理和控制逻辑以组成不同的完整的器件序列图 23 3、、板交换管理和监测板交换管理和监测架板系统常常支持与呼唤插件板此应用程序要求板管理控制为系统的监测和热插拔提供支持的插件板背板在图 3 中，MAXⅡ器件的监测需要从背板插入和删除大电流输出的 MAXⅡ器件的驱动能力使信号 LED 指示哪些板在底板上的插座插入与此同时，内建快闪记忆体可以记录用户的每板时流入流出的背板插入日志MAXⅡ系列器件也支持热插拔，其中设备可以插入系统核心而无损害从而为特殊插件布局图 34 4、系统配置与初始化图、系统配置与初始化图MAXⅡ CPLD 的灵活的可编程接口、用户快闪记忆体和并行闪存加载功能，是用于配置和初始化易失性器件的低成本解决方案在快闪记忆体和分立器组合中， MAXⅡ CPLD 可以快速方便的配置 FPGA，数字信号处理器,ASSP 和 ASIC由于可用性和成本，不同厂商的具体配置器件，MAXⅡ CPLD 的编程接口，可应用任何离散存储装备，使存储设备变化。

例如，当配置一个 FPGA 时，MAXⅡ器件可用于实现状态机功能以实现执行配置信号的发送同时，将内存控制器的位流下载到 FPGA 中另一种解决方案是使分立器件和 CPLD 的内存使用离散存储设备和微控制器但微控制器往往受限于它们的通用 I/O 脚的数量 MAXⅡ器件此外还包含 8 位用户内存用户闪存可以用于存储 ASSP 和其他易失性设备所需要的初始化数据用户通过更换闪存在板上的串行或并行可编程可擦除存储器（EEPROM）的数量来减少设备元件数量和电路板的成本表 3 介绍了一些 MAXⅡ器件的功能，满足系统配置和初始化的要求表3 MAX II 器件的优点：系统配置和初始化 特征效益非挥发性以及即时能力 配置和初始化上电顺序，确保所有设备在他 们开始运作前具有所需的配置数据实时系统内可编程（ISP） 减少编程停机时间，使 MAX II 器件运行同 时下载和存储第二个编程位流 并行 Flash 加载程序 简化使用的 MAX II 器件板管理配置外部不 兼容 JTAG 的闪存器件 用户闪存 通过分立的串行或并行非易失性存储器件 集成到 MAX II 器件来最大限度地减少设备 数量和优化系统成本可重编程 通过更便宜的闪存接口标准来扩大产品市场， 同时节省未来的成本，使它们的应用更为广 泛 表 35 5、、FPGAFPGA 的配置管理和闪存控制器的配置管理和闪存控制器像其他的 CPLD，MAXⅡ器件可以用来加载一个 flash 位流设备到 FPGA。

MAXⅡ器件也可以用于在闪存设备的制作过程中向其加载程序位流如图 4 所示，MAXⅡ器件并行闪存加载器可以配置通过了 MAXⅡ器件的 JTAG 管脚闪存设备此功能允许不具有 JTAG 功能的设备通过从 MAXⅡ CPLD 系列的 JTAG 功能来获取JTAG 电路使它们受益这个功能使制作的复杂性大为降低又如图 4 所示，MAXⅡ器件可以使用离散闪存设备配置多个 FPGA这个方法是一种可以共享到任何低成本快闪记忆体装置的系统板并且具有较好的成本效益，快速、灵活的解决方案鉴于 MAXⅡ CPLD 的高密度性，一些极为复杂的配置方案也可以采用此方案，其中包括让在 flash 的 FPGA 重新编程所需要的多个页面图 46 6、、FIFOFIFO 配置管理配置管理MAXⅡ器件通过合并一个双芯片成功的减少了制作成本并节约了电路板空间如图 5 所示，FIFO 配置示例演示如何为 FIFO 缓冲器在片上用户快闪记忆体配置数据存储而不是在片外内存存储的数据可以包括进出缓冲区数据流的数量和输出入输出所包含的信息图 57 7、、I/OI/O 扩展扩展为了在经济上有效的提高在 ASSP 和微型位指示上的 I/O 脚，设计出低成本高数量的 I/O 引脚成为许多数字设计的关键要求。

MAXⅡ器件为今天的 I/O 引脚提供了低成本和灵活的 I/O 功能数字逻辑器件，其中包括 ASSP，数字信号处理器和微处理器随着半导体工艺的缩小，I/O 引脚上标准配置的大小能够决定产品的单位成本当然， 许多半导体供应商通过降低通用 I/O 引脚数量来减少芯片的尺寸和成本同时许多系统越来越复杂，需要更多的控制信号由于 MAXⅡ器件的优化可以实现最低的单位 I/O 成本，使得它能够弥补 I/O 设备的缺陷I/O 扩展应用包括通过地址译码功能来控制将信号分配给多个芯片以及控制 LED 和开关表 4 描述了 MAXⅡ器件支持 I/O 扩展应用的功能表 4 MAX II 器件的优点：I / O 扩展 特征效益成本最低的单位 I/ O 引脚 通过成本最低的单位 I 计数/ O 在市场上销 售来解决总线宽度要求瞬时接通能力 控制系统关键 I/ O 信号，以防止 系统损伤和错误信号 二次装配 为了获得更好的引脚锁定效果可以通过高性 能和灵活的路由甚至带有锁定引脚分配多电压 I / O 接口 接口与其他设备无缝地使用多个 I/ O 组，支 持多种 I/ O 电压，使得安全控制元件在不同 电压等级的工作 可重复编程 提高 I/ O 分配，可编程性使设计人员能够灵 活地订制设备，以适应的 I /O 每个申请要求 表48 8、控制信号分配、控制信号分配图 6 显示了如何用有限 I/O 功能的微处理器通过两线串行总线来控制系统中的许多设备。

本应用实例描述了 MAXⅡ器件在接收串行总线输入和分配的指示来控制多台设备条件下控制风扇电机此应用程序可以利用片上用户闪存来存储数据，如马达的频率和占空比信息也可以从并行到串行进行转换，例如从模拟到数字转换器的并行（ADC）的信息以及通信通过两线串行线到微控制器图 69 9、地址译码、地址译码MAXⅡ器件需要通过减少主处理器的输入来控制板上最大数量的设备地址译码需求高 I/O 引脚需求和资源消耗板MAXⅡ器件基于 LUT 的逻辑使它既支持地址译码效率又不浪费 I/O 资产图 7 为一个 MAXⅡ器件地址解码示例图图 71010、接口桥接图、接口桥接图MAXⅡ器件提供了连接另一种总线协议成本最低的方法这方面的应用包括电压电平转换（例如 3.3V 输入，1.8V 输出） ，总线转换应用（例如将一个专有系统连接到行业标准体系） ，多点总线桥接，串行并行的并串联总线转变，加密等MAXⅡCPLD 基于 LUT 的有效构架可以实现在高频率情况下的解码MAXⅡ器件的优化中，Altera 的 PCI 编译器的 MegaCore® 功能使设计人员能轻松实现 32位，66MHz 的 PCI 主机与目标之间或目标与目标之间的接口桥接。

表 5 描述的是 MAXⅡ器件支持接口桥接应用表5 MAX II 器件的优点：接口桥接 特征效益成本最低的单位 I/ O 引脚 更换低密度 FPGA 为 MAX II 器件提供应用 程序接口来支持更大的引脚数需要在一个更 大合成本效益的价格点上PCI 兼容性 接口中的业界最常见的总线系统之一 利用 MAX II 器件，它支持32位总线在66兆 赫运行 多电压 I / O 接口 满足广泛的 I/ O 要求，包括对多个 I/ O 电压 和信号完整性功能的支持，如可编程驱动强 度和摆率调整 二次装配 用 MAX II CPLD 的多轨™高性能互连路由 获得更好的引脚锁定 可重复编程 通过 MAX II 器件桥接线路快速，轻松地解 决关键的系统总线相关的具体问题表51111、、PCIPCI 总线桥总线桥MAXⅡ器件使设计人员能够完成从一个 PCI 主桥板到另一个的桥接这些器件可以通过物理隔离线来作为背板配置的一部分MAXⅡ器件也可以作为其他总。