74系列芯片简介——功能与描述.doc

7400、74H00、74L00、74LS00、74S00、74HC00、74C00、74F00、74ALS00 四 2 输入与非门Y=\AB 7401、74LS01 、 74HC01、74ALS01 四 2 输入与非门（OC）Y=\AB7402、74L02、74LS02、74S02、74HC02、74C02、74ALS02、74F02 四 2 输入或非门Y=/A+B7403、74L03、74LS03、74ALS03 、74S03、74HC037404、74H04、74L04、74S04、74HC04、74C04、74F04 、74ALS04 六反相器Y=/A7405、74H05、74LS05、74S05、74HC05 、74F05、74ALS05 六反相器（OC）Y=/A7406、74LS06 六反相缓冲器 /驱动器（OC、高压输出）Y=/A;是 7405 高耐压输出型，耐压 30V7407、74LS07 、 74HC07 六缓冲器 /驱动器（OC、高压输出）Y=A; 30V 耐高压输出7408、74LS08 、 74F08、74ALS08、74S08、74HC08、74C08 四 2 输入与门Y=AB。

7409、74LS09 、 74F09、74ALS09、74S09、74HC09 四 2 输入与门（OC）Y=AB7410、74H10、74L10、74LS10、74ALS10、74S10、74HC10、74C1074H11、74LS11、74S11 、74F11、74ALS11、74HC11 三 3 输入与门Y=ABC7412、74LS12 、 74ALS12 三 3 输入与非门（ OC）Y=\ABC7413、74LS13 双 4 输入与非门Y=\ABCD7414、74LS14 、 74HC14、74C1474H15、74LS15、74ALS15、74S15 三 3 输入与门（OC）Y=ABC7416、74LS16 六反相缓冲器 /驱动器Y=/A；7417、74LS17 六缓冲器 /驱动器（OC、高压输出）Y=A；15V 耐压输出74LS18 双四输入与非门（施密特触发）Y=/ABCD;低电平带负载能力是 74LS13 的 1/874LS19 六反相器（施密特触发）Y=/A;低电平带负载能力是 74LS14 的 1/87420、74H20、74L20、74F20、74 ALS 20、74LS20、74S20、74HC20 、74C20、双四输入与非门Y=/ABCD7421、74F21、74 ALS 21、74LS21、74HC21、双四输入与门Y=ABCD7422、74H22、74LS22、74S22、74ALS22、74HC22 双四输入与非门（OC）Y=/ABCD;是 74××20 的集电极开路型。

7423 可扩展双 4 输入或非门（带选通端）1Y=/1G(1A+1B+1C+1D)+X, 2Y=/2G(2A+2B+2C+2D),X=7460 的输口出74LS24 四 2 输入与非门Y=/AB;　是 74LS132 低电平负载能力的 1/87425 双 4 输入或非门（带选通端）Y=/G(A+B+C+D)7426、74LS26 四 2 输入与非门（OC、高压输出）Y=/AB;　 7403 高耐压型，15V 耐压输出7427、74LS27 、 74F27、74ALS27、74HC27 三 3 输入或非门7428、74ALS28、74LS28 四 2 输入或非缓冲器Y=/A+B7430、74H30、74L30、74LS30、74ALS30、74S30、74HC30、74D30 8 输入与非门Y=ABCDEFGH7445BCD—十进制译码器 /驱动器用作灯、继电器或 MOS 驱动器；能吸收 80mA 电流；在 BCD 无效输入状态下，所有输出维持高电平功能表与 74LS42 相同7446A/47、A74L46A/47、74LS47　BCD—七段译码器/驱动器集电极开路输出直接驱动指示指示器；试灯输入；前/后沿零灭灯控制；灯光强度调节能力；有效低电平输出；驱动器输出最大电压；46A、L46 为 30V、L47 、LS47 为 15V;吸收电流，46V、47A 为40mA，L46、L47 为 20mA，LS47O 24 mA。

7446 与 74246、7447 与 74247 分别字形不同，其他相同，可以互换输入数据为 8421 码功能表7448、74LS48 、 74C48　　BCD 七段译码器/驱动器有效高电平输出；内部有升压电阻因而无需外部电阻；试灯输入；前/后沿零灭灯控制；有灯光强度调制能力；输出最大电压 5.5V；吸收电流：7448 为 6.4 mA、74 LS48 为 6 mA引脚图 7446A 相同7449、74LS49 BCD—七段译码器 /驱动器高电平有效；集电极开路输出；灭灯输入；有灯光强度调制能力；74LS49 输出电压最大 5.5V，吸收电流8 mA功能表7450、74 Ｈ50　　二 2 输入双与或非门一门可扩展；Y=/AB+CD+X, X=7460 的输出（7450）或 X=74H60/74H62 的输出（74H50） 74L51、74LS51、74HC51、74F51、74C51 2 输入/3 输出双与或非门1Y=/(1A?1B?1C)+(1D?1E?1F)2 Y=/(2A?2B)+(2C?2D)74HC58 2 输入/3 输入（可扩展）1Y=1A?1B?1C+1D?1E?1F2 Y=2A?2B+2C?2D。

7460、74H60　　双 4 输入扩展器最大并行连接数是 4；对于 7460，X=ABCD （连接到 7423，7450 或 7453 的 X 和/X 输入端时） ；对于 74H60， X=ABCD（连接到 7450,74H53 或 74H55 的 X 和/X 输入端时） 74H61 三 3 输入扩展器X=ABC（连接到 74H52 的 X 输入端时） 74H62 四组输入与或扩展器X=AB+CDE+FGH+IJ(连接到 74H50，74H53 或 74H55 的 X 和/X 输入端时)74LS63　六电流读出接口门Y=A；将低电平输入电流转为低电平输出电压，将高电平输入电流转为输出电压；输入电流在 50μA以下时，输出为低电平，输入电流在 200μA以上时，输出为高电平74S64、 74F64、74S65　4/2/3/2　输入与或非门Y=/ABCD+EF+GHI+JK；74S64 为图腾柱输出，74S65 为集电极开路输出7468 双十进制计数器计数器 1 为二进制和五进制，计数器 2 为十进制；初级能以 50MHz 计数7470 与输入 J-K 正沿触发器（带置位和清除端）功能表74H71 与或输入主从触发器（带预置端）功能表74LS71　与输入 R—S 主从触发器（带预置和清除端）功能表7472、74H72、74L72　与输入 J-K 主从触发器（带预置和清除端）功能表7473、74H73、74L73、74LS73、74HC73、74C73 　双 J-K 主从触发器（带清除端）功能表（7473、 74H73、74L73）7474、74 H74、74F74、74ALS74、74L74、74LS74A、74S74 、 74HC73、74C74 双 D 型正沿触发器（带预置和清除端）功能表7475、74L75、74LS75、74HC75 4 位双稳态 D 型锁存器功能表7476、74 H76、74LS76、74HC76、74C76双 J-K 主从触发器（带预置和清除端）功能表（7476、 74H76）功能表（74LS76、74HC76 、74C76）74LS77、74HC77 4 位双稳态锁存器功能表74LS78A、74HC78 双 J-K 负沿触发器（带预置、公共清除和公共时钟端）功能表7480 门输入全加器功能表7482 2 位二进制全加器执行两个 2 位二进制的加法，每一位都有和（Σ ）输出，由第二位产生最后的进位（C2） 。

功能表7483A、 74LS83A、74HC83、74C83 4 位二进制全加器（带超前进位）功能表执行两个 4 位二进制数加法，每位有一个和（Σ ）输出，最后的进位（C4）由第 4 位提供；4 位内部均有超前进位，产生进位项一般为 10ns；与 74283、74LS283 功能相同，引脚排列不同7485、74LS85 、 74F85、74AL85、74HC85、74C85　　4 位幅值比较器功能表74LS86、74F86 、74ALS86、74HC86、74C86 　四 2 输入异或门Y=A⊕B=74H87 　4 位二进制原码/反码、O/I 电路功能表7490A、 74L90、 74LS90、74C90　　十进制计数器二分频和五分频；有门复零输入及门复置 9 输入（提供 BCD9 的补码应用中使用） ；为利用计数器最大计数长度，可将 B 输入接 QA 输出，输入计数脉冲加到输入 A 之后，输出如功能表所述；将 QD 输出接 A输入，并把输入计数加到在输出 QA 处产生十分频方波的 B 输入，可获得对称的十分频计数复位/计数功能表7491A、 74L91、 74LS91、74HC91　　8 位移位寄存器7492A、 74LS92、74HC92 十二分频计数器二分频和六分频；有复位输入。

7493A、 74L93、 74LS93、74HC93、74C93 　4 位二进制计数器二分频和六分频；有复位输入功能表7494 4 位寄存器执行右移操作，用作串入串出寄存器或双源并串转换器预置功能表（位 A ，所有的典型）7495A、 74LS95B、74HC95、74C95 4 位并行存取移位寄存器具有并行和串行输入、并行输出、模式控制和二个时钟输入；有三种运算方式，并行写入、右移（方向从QA 向 QD） 、左移（方向从 QD 向 QA） 7495 功能表7496、74L96、74LS96、74HC96　5 位移位寄存器寄存器完成二进制数据的并—串或串—并转换功能表7497 同步 6 位二进制系数乘法器执行固定系数或可变系数的分频；典型最高时钟频率 32MHz；当清除、选通和允许输入为低电平时，计数器开始工作，输出频率等于输入频率乘以输入系数 M 再除以 64，即输出频率＝M?输入频率/64，式中M=F?25+E?24+D?23+C?21+A?20状态与（或）系数功能表74100　　8 位双稳态锁存器功能表74H101　与或输入 J-K 负沿触发器（带预置端）功能表74H102　与输入 J-K 负沿触发器（带预置和清除端）功能表74H103　双 J-K 负沿触发器（带清除端）功能表74H106　双 J-K 负沿触发器（带预置和清除端）功能表74107、74LS107A、74HC107、74C107　　双 J-K 触发器（带清除端）功能表7410874109、74LS109A、74F109 、74ALS109、74HC109 双 J-K 正沿触发器（带预置和清除端）功能表74110、74F110 与输入 J-K 主从触发器（带数据锁定）功能表74111、74F111 双 J-K 触发器（带数据锁定）功能表见 74110、74LS112A、74F112、74ALS112 、74S112、74HC112 双 J-K 负沿触发器（带预置和清除端）功能表74LS113A、74S113、74F113、 74ALS113、74HC113 双 J-K 负沿触发器（带预置）功能表74LS114A、74F114、74ALS114 、74F114 、74HC114 双 J-K 负沿触发器（带预置、公共清除和公共时钟端）功能表与 74LS112A 相同。

74116　　双 4 位锁存器功能表74120　双脉冲同步器/驱动器产生具有控制功能的单个或。