电工电子学-门电路和组合逻辑电路.ppt

9/26/2024电工电子学B第第1212章章 逻辑门和组合逻辑电路逻辑门和组合逻辑电路12.1 12.1 逻辑门电路逻辑门电路12.3 12.3 组合逻辑电路的分析和设计组合逻辑电路的分析和设计12.4 12.4 常用中规模组合逻辑功能器件常用中规模组合逻辑功能器件2021/3/1119/26/2024电工电子学B 由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的高电信号都是用电位（或称电平）的高低表示的高电信号都是用电位（或称电平）的高低表示的高电信号都是用电位（或称电平）的高低表示的高电平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的平和低电平都不是一个固定的数值，而是有一定的变化范围变化范围变化范围变化范围 门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

前面所讲过的基本逻辑关系相对应前面所讲过的基本逻辑关系相对应前面所讲过的基本逻辑关系相对应 门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、或非门、异或门等或非门、异或门等或非门、异或门等或非门、异或门等12.1.1 基本逻辑门电路基本逻辑门电路12.1 基本门电路基本门电路2021/3/1129/26/2024电工电子学B 电平的高低电平的高低一般用一般用“1”和和“0”两种状态两种状态区别，若规定区别，若规定高电平为高电平为“1”，低电平为，低电平为“0”则称为则称为正正逻辑逻辑反之则称为称为负逻辑负逻辑若无特殊说明，若无特殊说明，均采用正逻辑均采用正逻辑100VUCC高电平高电平低电平低电平2021/3/1139/26/2024电工电子学B1. 与与 门电路门电路 (1) (1) 电路电路电路电路(2) (2) 工作原理工作原理工作原理工作原理输入输入A、、B、、C全为高电平全为高电平“1”，，输出输出 Y 为为“1”输入输入A、、B、、C不全为不全为“1”，，输出输出 Y 为为“0”。

0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“ “与与与与” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表0V3V2021/3/1149/26/2024电工电子学B1. 与与 门电路门电路(3) (3) 逻辑关系：逻辑关系：逻辑关系：逻辑关系：“ “与与与与” ”逻辑逻辑即：有即：有“0”出出“0”，， 全全“1”出出“1”Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：&ABYC00000010101011001000011001001111ABYC“ “与与与与” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表2021/3/1159/26/2024电工电子学B2. 或门电路或门电路 (1) (1) 电路电路电路电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“ “或或或或” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表3V3V-U 12VRDADCABYDBC(2) (2) 工作原理工作原理工作原理工作原理输入输入A、、B、、C全为低电平全为低电平“0”，，输出输出 Y 为为“0”。

输入输入A、、B、、C有一个为有一个为“1”，，输出输出 Y 为为“1”2021/3/1169/26/2024电工电子学B2. 或门电路或门电路(3) 逻辑关系逻辑关系：：“ “或或或或” ”逻辑逻辑即：有即：有“1”出出“1”，， 全全“0”出出“0”Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：ABYC> 100000011101111011001011101011111ABYC“ “或或或或” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表2021/3/1179/26/2024电工电子学B3. 非门电路非门电路+UCC-UBBARKRBRCYT 1 0截止截止截止截止饱和饱和(2) 逻辑表达式：逻辑表达式：Y=A“0”10“1” (1) (1) 电路电路电路电路“0”“1”AY“ “非非非非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表逻辑符号逻辑符号1AY2021/3/1189/26/2024电工电子学B1. 1. 与非门与非门与非门与非门有有“0”出出“1”，全，全“1”出出“0”“ “与与与与” ”门门门门&ABCY&ABC“ “与非与非与非与非” ”门门门门00010011101111011001011101011110ABYC“ “与非与非与非与非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1Y“ “非非非非” ”门门门门12.1.2 复合门复合门2021/3/1199/26/2024电工电子学B2. 2. 或非门或非门或非门或非门Y≥1ABC“ “或非或非或非或非” ”门门门门1Y12.1.2 复合门复合门“ “或或或或” ”门门门门ABC> 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYC“ “或非或非或非或非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 2021/3/11109/26/2024电工电子学B例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABY1有有“0”出出“0”，，全全“1”出出“1”有有“1”出出“1”，，全全“0”出出“0”&ABY1> 1ABY2Y22021/3/11119/26/2024电工电子学BABC&1&D>1Y3. 3. 与或非门电路与或非门电路与或非门电路与或非门电路12.1.2 复合门复合门Y=A·B+C·D逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： >1&&YABCD逻辑符号逻辑符号2021/3/11129/26/2024电工电子学B例：例：例：例： 用用用用 “ “与非与非与非与非” ”门构成基本门电路门构成基本门电路门构成基本门电路门构成基本门电路(2)应用应用“与非与非”门构成门构成“或或”门电路门电路(1) 应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：由逻辑代数运算法则：2021/3/11139/26/2024电工电子学B&YA(3) (3) 应用应用应用应用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “非非非非” ”门电路门电路门电路门电路(4) (4) 用用用用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “或非或非或非或非” ”门门门门YBA&&&&由逻辑代数运算法则：由逻辑代数运算法则：2021/3/11149/26/2024电工电子学B TTL门电路是双极型集成电路，与分立门电路是双极型集成电路，与分立元件相比，元件相比，具有速度快、可靠性高和微型具有速度快、可靠性高和微型化等优点化等优点，目前分立元件电路已被集成电，目前分立元件电路已被集成电路替代。

路替代12.1.3 集成逻辑门集成逻辑门2021/3/11159/26/2024电工电子学B有有有有“0”“0”出出出出“1”“1”全全全全“1”“1”出出出出“0”“0”“与非与非”逻逻辑关系辑关系00010011101111011001011101011110ABYC“ “与非与非与非与非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y&ABC“ “与非与非与非与非” ”门门门门12.1.3 集成逻辑门集成逻辑门2021/3/11169/26/2024电工电子学B74LS00、、74LS20管脚排列示意图管脚排列示意图&&1211109814133456712&&UCC4B 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)2021/3/11179/26/2024电工电子学B12. 6 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：任何时刻电路的输出状态只任何时刻电路的输出状态只任何时刻电路的输出状态只任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电取决于该时刻的输入状态，而与该时刻以前的电取决于该时刻的输入状态，而与该时刻以前的电取决于该时刻的输入状态，而与该时刻以前的电路状态无关。

路状态无关路状态无关路状态无关组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图X X1 1X Xn nX X2 2Y Y2 2Y Y1 1Y Yn n. . .. . .组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出2021/3/11189/26/2024电工电子学B12. 2. 1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式(2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换(3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：2021/3/11199/26/2024电工电子学B例例例例 1 1：：：：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB...A B..A B.A. .A BBY1AB&&&&YY3Y22021/3/11209/26/2024电工电子学B(2) (2) 应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简Y = A AB B AB... = A AB +B AB..= AB +AB反演律反演律 = A (A+B) +B (A+B)..反演律反演律 = A AB +B AB..2021/3/11219/26/2024电工电子学B (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB=A B逻辑式逻辑式逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“0”“0”，，，，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“1”“1”，，，，称为称为称为称为“ “异或异或异或异或” ”逻辑逻辑逻辑逻辑关系。

这种电路称关系这种电路称关系这种电路称关系这种电路称“ “异或异或异或异或” ”门 =1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符号ABY001 1001110012021/3/11229/26/2024电工电子学B(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：：：：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能A B.Y = AB AB .A•B化简化简化简化简AB= AB +AB&&&&1 11 1BAY&&2021/3/11239/26/2024电工电子学B (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“1”,“1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“0”,“0”,称称称称为为为为“ “判一致电路判一致电路判一致电路判一致电路” ”(“(“同或门同或门同或门同或门”)”) , ,可用于判断各输入端可用于判断各输入端可用于判断各输入端可用于判断各输入端的状态是否相同。

的状态是否相同的状态是否相同的状态是否相同A B逻辑式逻辑式逻辑式逻辑式 =1ABY逻辑符号逻辑符号=A BABY001 1001001112021/3/11249/26/2024电工电子学B例例例例3 3：：：：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能Y&&1BA&C101AA写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC • BC 设：设：C=1封锁封锁打开打开选通选通A信号信号2021/3/11259/26/2024电工电子学BB BY&&1BA&C001设：设：C=0封锁封锁封锁封锁选通选通B信号信号打开打开打开打开例例例例 3 3：：：：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能B写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC • BC2021/3/11269/26/2024电工电子学B12. 2. 2 组合逻辑电路的设计组合逻辑电路的设计根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计设计设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：2021/3/11279/26/2024电工电子学B 例例例例1 1：：：：设计一个三人设计一个三人设计一个三人设计一个三人(A(A、、、、B B、、、、C)C)表决电路。

每人有表决电路每人有表决电路每人有表决电路每人有一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示一按键，如果赞同，按键，表示“1”“1”；如不赞同，不；如不赞同，不；如不赞同，不；如不赞同，不按键，表示按键，表示按键，表示按键，表示 “0” “0”表决结果用指示灯表示，多数赞同，表决结果用指示灯表示，多数赞同，表决结果用指示灯表示，多数赞同，表决结果用指示灯表示，多数赞同，灯亮为灯亮为灯亮为灯亮为“1”“1”，反之灯不亮为，反之灯不亮为，反之灯不亮为，反之灯不亮为“0”“0” (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式取取取取 Y Y=“1”( =“1”( 或或或或Y Y=“0” ) =“0” ) 列逻辑式列逻辑式列逻辑式列逻辑式取取取取 Y Y = “1” = “1”对应于对应于对应于对应于Y Y=1=1，，，，若输入变量为若输入变量为若输入变量为若输入变量为“1”“1”，，，，则取输入变量本身则取输入变量本身则取输入变量本身则取输入变量本身( (如如如如 A A ) )；；；；若输入变量为若输入变量为若输入变量为若输入变量为“0”“0”则取其反变则取其反变则取其反变则取其反变量量量量( (如如如如 A A ) )。

0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 12021/3/11289/26/2024电工电子学B(3) (3) 用用用用“ “与非与非与非与非” ”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“ “与与与与” ”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“ “或或或或” ”关系关系关系关系 0 0 0 0 A A B B C Y Y0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1ABC000111100111112021/3/11299/26/2024电工电子学B三人表决电路三人表决电路三人表决电路三人表决电路& & ABCY&&&&ABCC2021/3/11309/26/2024电工电子学B例例例例2 2：：：：设计一个三变量奇偶检验器。

设计一个三变量奇偶检验器设计一个三变量奇偶检验器设计一个三变量奇偶检验器 要求要求要求要求: : 当输入变量当输入变量当输入变量当输入变量A A、、、、B B、、、、C C中有奇数个同时为中有奇数个同时为中有奇数个同时为中有奇数个同时为“1”“1”时，输出为时，输出为时，输出为时，输出为“1”“1”，否则为，否则为，否则为，否则为 “0” “0”用“ “与非与非与非与非” ”门实现 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式 0 0 0 0 A A B B C C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1(3) (3) 用用用用“ “与非与非与非与非” ”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路A ABCBC00001 10 00101111110101 11 11 11 1解：解：2021/3/11319/26/2024电工电子学B (4) (4) 逻辑图逻辑图逻辑图逻辑图YCBA01100111110&&&&&&&&10102021/3/11329/26/2024电工电子学B例例例例 3: 3: 某工厂有某工厂有某工厂有某工厂有A A、、、、B B、、、、C C三个车间和一个自备电三个车间和一个自备电三个车间和一个自备电三个车间和一个自备电站，站内有两台发电机站，站内有两台发电机站，站内有两台发电机站，站内有两台发电机G G1 1和和和和G G2 2。

G G1 1的容量是的容量是的容量是的容量是G G2 2的的的的两倍如果一个车间开工，只需两倍如果一个车间开工，只需两倍如果一个车间开工，只需两倍如果一个车间开工，只需G G2 2运行即可满足运行即可满足运行即可满足运行即可满足要求；如果两个车间开工，只需要求；如果两个车间开工，只需要求；如果两个车间开工，只需要求；如果两个车间开工，只需G G1 1运行，如果三运行，如果三运行，如果三运行，如果三个车间同时开工，则个车间同时开工，则个车间同时开工，则个车间同时开工，则G G1 1和和和和 G G2 2均需运行试画出均需运行试画出均需运行试画出均需运行试画出控制控制控制控制G G1 1和和和和 G G2 2运行的逻辑图运行的逻辑图运行的逻辑图运行的逻辑图 设：设：设：设：A A、、、、B B、、、、C C分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态： 开工为开工为“1”，不开工为，不开工为“0”；； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“0”“0”、、、、“1”“1”的的的的含义含义含义含义。

2021/3/11339/26/2024电工电子学B 逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，只需间开工，只需间开工，只需G G2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需开工，只需开工，只需G G1 1运行，如果运行，如果运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则G G1 1和和和和 G G2 2均需运行均需运行均需运行均需运行开工开工开工开工“1”不开工不开工不开工不开工“0”运行运行运行运行“1”不运行不运行不运行不运行“0”(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G22021/3/11349/26/2024电工电子学B(2) (2) 由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果 (3) (3) 化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 12021/3/11359/26/2024电工电子学B(4) (4) 用用用用“ “与非与非与非与非” ”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路 由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可知，该函数不可化简。

知，该函数不可化简知，该函数不可化简知，该函数不可化简ABC001001111011112021/3/11369/26/2024电工电子学B(5) (5) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图A BCA BC&&&&&&&&&G1G22021/3/11379/26/2024电工电子学B 在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器编码器、译码器、数据分配器和多路选择器等下面几节分别介绍这几种典型组合逻辑等下面几节分别介绍这几种典型组合逻辑电路的使用方法电路的使用方法12.3 12.3 常用中规模组合逻辑功能器件常用中规模组合逻辑功能器件2021/3/11389/26/2024电工电子学B12. 3.1 加法器加法器 二进制二进制 十进制：十进制：十进制：十进制：0~90~9十个数码，十个数码，十个数码，十个数码，“ “逢十进一逢十进一逢十进一逢十进一” ” 在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 ( (“1”“1”态和态和态和态和“0”“0”态态态态) )与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用二进制二进制二进制二进制。

二进制：二进制：二进制：二进制：0 0，，，，1 1两个数码，两个数码，两个数码，两个数码，“ “逢二进一逢二进一逢二进一逢二进一” ”2021/3/11399/26/2024电工电子学B12. 3.1 加法器加法器加法器加法器加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现2021/3/11409/26/2024电工电子学B1. 半加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来自低位的进位自低位的进位自低位的进位自低位的进位A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC C   2021/3/11419/26/2024电工电子学B半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图&&=1=1ABSCA B S C0 0 0 00 1 1 01 0 1 01 1 0 12021/3/11429/26/2024电工电子学B2. 全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i 全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来自低位的进位。

自低位的进位自低位的进位自低位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号： 全加器：全加器：全加器：全加器：AiBiCi-1SiCiCOCO   CICI2021/3/11439/26/2024电工电子学B(1) (1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2) (2) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 12021/3/11449/26/2024电工电子学B半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器>1BiAiCi-1SiC Ci iC COO   C COO   逻辑图逻辑图逻辑图逻辑图&=1>1A Ai iCiSiC Ci-1i-1B Bi i&&2021/3/11459/26/2024电工电子学B12. 3.2 编码器编码器 把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具有一特定的含义，有一特定的含义，有一特定的含义，有一特定的含义，称为编码。

称为编码称为编码称为编码具有编码功能的逻辑电路称为编码器具有编码功能的逻辑电路称为编码器具有编码功能的逻辑电路称为编码器具有编码功能的逻辑电路称为编码器 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n  N2021/3/11469/26/2024电工电子学B1. 二进制编码器二进制编码器将输入信号编成二进制代码的电路将输入信号编成二进制代码的电路将输入信号编成二进制代码的电路将输入信号编成二进制代码的电路2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码2021/3/11479/26/2024电工电子学B(1) (1) 分析要求：分析要求：分析要求：分析要求： 输入有输入有输入有输入有8 8个信号，个信号，个信号，个信号，即即即即 N=8 N=8，根据，根据，根据，根据 2 2n n     N N 的关系，的关系，的关系，的关系，即即即即 n n=3=3，即输出为三位二进制代码。

即输出为三位二进制代码即输出为三位二进制代码即输出为三位二进制代码例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将将将将 I I0 0、、、、I I1 1、、、、……I I7 7 8 8个信号编成二进制代码个信号编成二进制代码个信号编成二进制代码个信号编成二进制代码2) (2) 编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效允许两个或两个以上的信号同时有效允许两个或两个以上的信号同时有效允许两个或两个以上的信号同时有效3)(3) 设输入信号高电平有效设输入信号高电平有效设输入信号高电平有效设输入信号高电平有效解：解：2021/3/11489/26/2024电工电子学B0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7 (2) (2) 列编码表：列编码表：列编码表：列编码表：输入输入输输 出出Y2 Y1 Y02021/3/11499/26/2024电工电子学B (3) (3) 写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“ “与非与非与非与非” ”式式式式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7...= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7...= I1 + I3+ I5 + I72021/3/11509/26/2024电工电子学B (4) (4) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2&&&&&&1 11 11 11 11 11 11 1Y2Y1Y02021/3/11519/26/2024电工电子学B将十进制数将十进制数将十进制数将十进制数 0~9 0~9 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路2. 二二 – 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码2021/3/11529/26/2024电工电子学B 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0~90~9十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用的是用的是84218421码。

码8421BCD8421BCD码编码表码编码表码编码表码编码表0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6) )7 7 ( (I I7 7) )8 8 ( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 000000001112021/3/11539/26/2024电工电子学B 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“ “或非或非或非或非” ”门和门和门和门和“ “与非与非与非与非” ”门门门门Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7.. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I72021/3/11549/26/2024电工电子学B画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001&&&> 1> 1> 1> 1> 1> 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 02021/3/11559/26/2024电工电子学B 法二：法二：法二：法二：2021/3/11569/26/2024电工电子学B十键十键8421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K ×10S001S12S23S34S45S56S67S78S89S90 00 01 11 10 00 02021/3/11579/26/2024电工电子学B 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

电路只能对其中一个优先级别高的信号进行编码电路只能对其中一个优先级别高的信号进行编码电路只能对其中一个优先级别高的信号进行编码 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬别低的信号不予理睬别低的信号不予理睬别低的信号不予理睬3. 优先编码器优先编码器2021/3/11589/26/2024电工电子学B74LS74LS4147 4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 ( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出( (84218421反码反码反码反码) )0 0                                 0 1 1 0 0 1 1 0 1 1 0 0                             0 1 1 1 0 1 1 1 1 1 1 1 0 0                         1 0 0 0 1 0 0 01 1 1 1 1 1 0 0                     1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0                 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0             1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0         1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0     1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 02021/3/11599/26/2024电工电子学B例例: : 74LS147集成优先编码器集成优先编码器(10线线-4线线)74LS14774LS147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 74LS41472021/3/11609/26/2024电工电子学B12.3.3 译码器译码器 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。

个特定的输出信号个特定的输出信号个特定的输出信号1. 二进制译码器二进制译码器8 8个个个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号2021/3/11619/26/2024电工电子学B状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出2021/3/11629/26/2024电工电子学B写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C2021/3/11639/26/2024电工电子学B逻辑图逻辑图逻辑图逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC2021/3/11649/26/2024电工电子学B译码器74138集成译码器集成译码器 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A0 A1 A3 S2 S3 S1 Y7 GND VCC Y1 Y2 Y3 Y4 Y5 Y6 Y0 2021/3/11659/26/2024电工电子学B状状状状 态态态态 表表表表 138138译码器（输出低电平有效）译码器（输出低电平有效）译码器（输出低电平有效）译码器（输出低电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0输输 出出2021/3/11669/26/2024电工电子学B74138集成译码器功表能 输 入输 出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL一个一个3 3线线–8–8线译码器能产生三变量函数的全部最小项。

线译码器能产生三变量函数的全部最小项基于这一点用该器件能够方便地实现三变量逻辑函数基于这一点用该器件能够方便地实现三变量逻辑函数2021/3/11679/26/2024电工电子学B逻辑函数逻辑函数F＝＝AB＋＋BC＋＋AC 的最小项为：的最小项为：例：例：利用利用74LS138实现逻辑函数实现逻辑函数F＝＝AB＋＋BC＋＋AC 解：解：F＝＝AB＋＋BC＋＋AC ＝＝ABC＋＋ABC＋＋ABC ＋＋ABC ＋＋ABC ＋＋ABC ＝＝∑∑m( 1,2,3,4,5,6)构成的逻辑电路图构成的逻辑电路图2021/3/11689/26/2024电工电子学B 74LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、、、、A A1 1是输入端是输入端是输入端是输入端Y Y0 0~ ~Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能端是使能端是使能端是使能端2021/3/11699/26/2024电工电子学B74LS139139译码器译码器功能表功能表功能表功能表 输输 入入 输输 出出SA0A1Y0110000011001101110   Y1Y2Y3111011101110111 74LS139型型译码器译码器双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、、、、A A1 1是输入端是输入端是输入端是输入端Y Y0 0~ ~Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能端是使能端是使能端是使能端S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效2021/3/11709/26/2024电工电子学B2. 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制把运算结果用十进制把运算结果用十进制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。

二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器2021/3/11719/26/2024电工电子学Bgfedcba 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba共阴极接法共阴极接法abcdefg2021/3/11729/26/2024电工电子学B 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码( ( ( (共阴极共阴极共阴极共阴极) ) ) )100101111117个个4位位2021/3/11739/26/2024电工电子学B七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码2021/3/11749/26/2024电工电子学BBS204A0A1A2A3 74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图510Ω×7abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC 74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg74LS2472021/3/11759/26/2024电工电子学B12. 3.4 数据选择器和数据分配器数据选择器和数据分配器 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。

给各路接收端，其原理如图所示给各路接收端，其原理如图所示给各路接收端，其原理如图所示使能端使能端使能端使能端多路选择器多路选择器多路选择器多路选择器多路分配器多路分配器多路分配器多路分配器数据选数据选数据选数据选择控制择控制择控制择控制数据分数据分数据分数据分配控制配控制配控制配控制发发发发送送送送端端端端接接接接收收收收端端端端IYD0D1D2D3SA1A0传输线传输线传输线传输线A0A1D0D1D2D3S2021/3/11769/26/2024电工电子学B1. 数据选择器数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出数据输出例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0控制信号控制信号2021/3/11779/26/2024电工电子学B由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式 74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0   多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及 A/D A/D 转换器中。

转换器中转换器中转换器中1S A11D31D21D11D01Y 地地74LS153(双双4选选1)2D32D22D12D02YA02SUCC151413121110916132456782021/3/11789/26/2024电工电子学B74LS15174LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A10D40D50D60D7000101   0000111001101011112021/3/11799/26/2024电工电子学B例例:用用用用74LS15174LS151型型型型8 8 8 8选选选选1 1 1 1数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式 Y=AB+BC+CAY=AB+BC+CA解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示 将输入变量将输入变量A、、B、、C分别对应地接到数据选分别对应地接到数据选择器的选择端择器的选择端A2 、、A1 、、 A0。

由状由状态态表可知表可知,将数将数据据输输入端入端D3 、、D5 、、 D6 、、 D7 接接“1”，，其余其余输输入端入端接接“0”，，即可即可实现输实现输出出Y，如，如图图所示2021/3/11809/26/2024电工电子学B 将输入变量将输入变量将输入变量将输入变量A A、、、、B B、、、、C C分别分别分别分别对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据选择器的选择端择端择端择端 A A2 2 、、、、A A1 1 、、、、 A A0 0由状由状由状由状态态态态表可知表可知表可知表可知, , 将数据将数据将数据将数据输输输输入端入端入端入端D D3 3 、、、、D D5 5 、、、、 D D6 6 、、、、 D D7 7 接接接接“1”,“1”,其余其余其余其余输输输输入端接入端接入端接入端接“0”,“0”,即可即可即可即可实现输实现输实现输实现输出出出出Y Y, , 如如如如图图图图所示所示所示所示74LS15174LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A10D40D50D60D7000101   00001110011010111174LS151A2A1A0YSD7D6D5D4D3D2D1D0“1”2021/3/11819/26/2024电工电子学B2. 数据分配器数据分配器将一个数据将一个数据将一个数据将一个数据分时分时分时分时分送到多个输出端输出。

分送到多个输出端输出分送到多个输出端输出分送到多个输出端输出数数数数据据据据输输输输入入入入控制信号控制信号控制信号控制信号使能端使能端使能端使能端D DY Y0 0Y Y1 1Y Y2 2Y Y3 3S SA A1 1A A0 0数据输出端数据输出端数据输出端数据输出端确定芯片是否工作确定芯片是否工作确定芯片是否工作确定芯片是否工作确定将信确定将信确定将信确定将信号送到哪号送到哪号送到哪号送到哪个输出端个输出端个输出端个输出端2021/3/11829/26/2024电工电子学B数据分配器的功能表数据分配器的功能表数据分配器的功能表数据分配器的功能表Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0使能使能使能使能控控控控 制制制制输输输输 出出出出S SA A0 0A A1 11 10 00 00 00 00 00 01 11 10 00 01 11 10 0D D0 00 00 0      0 00 0D D0 00 00 00 00 0D D0 00 00 00 00 0D D2021/3/11839/26/2024电工电子学B交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯故障检测电路 交通信号灯在正常情况下，交通信号灯在正常情况下，红灯红灯红灯红灯(R)亮亮—停车，停车，黄灯黄灯黄灯黄灯(Y)亮亮 — 准备，准备，绿灯绿灯绿灯绿灯(G)亮亮 — 通行。

正常时，通行正常时，只有一个灯亮如果灯全不亮或全亮或两个灯同只有一个灯亮如果灯全不亮或全亮或两个灯同时亮，都是故障时亮，都是故障灯亮灯亮灯亮灯亮 —“1” —“1” —“1” —“1”表示，灯灭表示，灯灭表示，灯灭表示，灯灭 —“0” —“0” —“0” —“0”表示，表示，表示，表示，故障故障故障故障 —“1” —“1” —“1” —“1”表示，正常表示，正常表示，正常表示，正常 —“0” —“0” —“0” —“0”表示，表示，表示，表示，解：解：解：解：输入信号三个，输出信号一个输入信号三个，输出信号一个应用举例应用举例2021/3/11849/26/2024电工电子学B (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式(3) (3) 化简可得化简可得化简可得化简可得: :为减少所用门数为减少所用门数为减少所用门数为减少所用门数, ,将上式变换为将上式变换为将上式变换为将上式变换为: : 0 0 0 1 R R Y Y G F F0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 12021/3/11859/26/2024电工电子学B (4) (4) 画画画画逻辑图逻辑图逻辑图逻辑图FGYR&>1>1&>1>1KAKAKAKA 发生故障时，发生故障时，发生故障时，发生故障时，F F=1=1，晶体管导通，晶体管导通，晶体管导通，晶体管导通, , 继电器继电器继电器继电器KAKA通通通通电，其触点闭合电，其触点闭合电，其触点闭合电，其触点闭合, , 故障指示灯亮。

故障指示灯亮故障指示灯亮故障指示灯亮2021/3/1186个人观点供参考，欢迎讨论。