第05章 8086总线操作和时序.ppt

1,1、时序概念,§5 8086/88总线操作和时序,时序（Timing）: 信号高低电平（有效或无效）变化及相互间的时间顺序关系总线时序 描述CPU引脚如何实现总线操作,CPU时序 　决定系统各部件间的同步和定时,§5.1 概述,2,2、时钟周期,计算机的“时钟”是由振荡源产生的、幅度和周期不变的节拍脉冲　每个脉冲周期称为时钟周期，又称Ｔ状态　CLK引脚所加的信号周期，是系统最小的时间单位3,3、机器周期（总线周期 ）,CPU完成某一独立操作所持续的时间这种操作主要是指CPU通过总线与M单元或I/O端口进行一次数据传递所以也叫总线周期（机器周期）一个机器周期包含4个Ｔ状态：分别称为T1、T2、T3、T4状态分类：存储器读、写周期；I/O端口读写周期；中断周期；总线请求/响应周期,4,4、指令周期,CPU执行一条指令所需时间一个指令周期一般由若干机器周期组成执行不同指令可能所用时间不同5,几个周期很容易搞混： 指令周期：取出并执行一条指令的时间机器周期：通常用内存中读取一个指令字　　　　　　 　的最短时间来规定CPU周期　 　　(也就是计算机完成一个基本操作所　　花费的时间) 时钟周期：处理操作的最基本单位。

CPU的主频),指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期6,§ 5.1.2 8086CPU引脚及功能 （说明：不要求现在将所有的引脚功能都掌握§5 8086/88的总线操作和时序,1、引脚图,40引脚（PIN）； 封装形式为双列直插式（DIP）,引脚编号、引脚名；M/IO中‘-’的含义等,2、引脚功能,8086/88CPU 三总线是由CPU引脚引出,7,AD15~ AD0 低16位地址/数据复用引脚A19/S6~A16/S3地址/状态复用引脚,8,8088的引脚图,,,,,,,,,,,,,,,,9,2）、地址引脚,1）、数据引脚,4）、其它引脚,3）、控制引脚,引脚功能分类：,10,1）. 数据引脚,AD15～AD0（Address/Data）地址/数据分时复用引脚，双向、三态,在总线读写周期，这16条引脚,第一个时钟周期给出地址信号（作低16位AB即A15～A0）,其他时间传递数据信号（作16位DB即D15～D0 ）,（1）、分时复用,（2）、复用原因：,可以减少CPU引脚数量，缩小体积降低成本。

高电平低电平高阻,11,2）. 地址引脚,AD１５～AD0（Address/Data）地址/数据分时复用 输出、三态,访问存储器或外设时，提供20位地址中的16位A15～A0,A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，输出、三态,12,访问存储器的第一个时钟周期输出高4位地址　A19～A16(20位)在访问外设的第一个时钟周期全部输出低电平无效（１６位）其他时间输出状态信号S6～S3,13,3). 控制引脚,（1）、IO/M（Input and Output/Memory）,,CPU访问I/O端口时，地址总线A15～A0提供16位I/O口地址，引脚输出高电平CPU将访问存储器时，地址总线A19～A0提供20位存储器地址，引脚输出低电平,I/O或存储器访问，输出、三态,14,CPU在写出数据给存储器或I/O端口时有效CPU在从存储器或I/O端口读取时有效15,组合后，控制4种基本的总线周期,,,,,16,基本控制信号的组合方法,17,4）. 其它引脚,（1）RESET复位，输入、高电平有效,该信号有效，使CPU回到其初始状态；它再度返回无效时，CPU将重新开始工作。

8086/88复位状态：,(CS)＝FFFFH、(IP)＝0000H,程序入口物理地址为FFFF0H,(DS) ＝ (SS) ＝ (ES) ＝ 0000H,(FR) ＝ 0000H,18,（2）、CLK（Clock） 时钟输入,系统通过该引脚给CPU提供内部定时信号8086的标准工作时钟为5MHz,19,（3）、Vcc 电源输入，向CPU提供＋5V电源,（4）、GND 接地，向CPU提供参考地电平,（5）、MN/MX（Minimum/Maximum） 模式选择，输入 接高电平时，8088引脚工作在最小模式；反之接地，8088工作在最大模式,,20,8088 CPU与8086CPU引脚主要不同点：,有16位数据线AD15～AD0,21,“引脚”小结,CPU引脚是系统总线的基本信号可以分成三类信号：16位数据线：D0～D１５20位地址线：A0～A19控制线：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND,22,“引脚”提问,提问之一：CPU引脚是如何与外部连接的呢？ 解答：总线形成,提问之二：CPU引脚是如何相互配合，实现总线操作、控制系统工作的呢？解答：总线时序,23,1、 8086/88的两种组态模式,§ 5.2 8086CPU工作模式,最小模式单处理器系统，构成小规模的应用系统8086/88本身提供所有的系统总线信号 接高电平,最大模式 多处理器系统，构成较大规模的应用系统，例如可以接入数值协处理器8087 8086/88和总线控制器8288共同形成系统总线信号 接低电平,24,2 、 最小模式的引脚信号,8086/88本身提供所有的系统总线信号前面已经讲过,25,3 8088最小模式的总线形成,（1）20位地址总线——采用3个三态透明锁存器8282进行锁存和驱动（2）8位数据总线——采用数据收发器8286进行驱动（3）系统控制信号——由8088 cpu引脚直接提供,26,最小模式总线形成,27,1）、时钟,由8284芯片时钟发生器 提供,28,2）、 20位地址总线的形成,采用8282对进行锁存和驱动,硬件系统图,在访问外部存储单元或I/O端口时，锁存地址数据复用引脚首先送出的地址信号，实现地址数据总线的分离，防止接下来在引脚上的数据或状态信号将地址信号覆盖。

与CPU的连接：见,29,Intel 8282 8位锁存器 （课件演示）,具有三态输出的TTL电平锁存器,,类似有Intel 8283和芯片74LS373,STB 电平锁存引脚OE 输出允许引脚,30,3）、 8位数据总线的形成,采用数据收发器8286进行双向驱动,在系统中的功能：增加数据总线带负载能力与CPU的连接：见,硬件系统图,31,Intel 8286,8位双向缓冲器控制端连接在一起， 低电平有效可以双向导通输出与输入同相,,32,4） 系统控制信号的形成,由8088引脚直接提供,因为基本的控制信号8088引脚中都含有,其它信号的情况看详图（以后再学习）,33,§5.3 8086CPU典型时序分析,本节展开微处理器最基本的4种总线周期:存储器读总线周期存储器写总线周期I/O读总线周期I/O写总线周期,34,存储器写总线周期,T1状态——输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送,35,I/O写总线周期,T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送,36,存储器读总线周期,T1状态——输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送,37,I/O读总线周期,T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送,38,插入等待状态Tw,同步时序通过插入等待状态，来使速度差别较大的两部分保持同步在读写总线周期中，判断是否插入Tw1. 在T3的前沿检测READY引脚是否有效2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转13. 如果READY有效，执行完该T状态，进入T4状态,39,1、8086/88CPU引脚、8086/88最小模式系统构成及三总线形成。

2、8086/88CPU时序,小 结,。