latch-up描述.doc

Latch up：即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的， 属于 CMOS 电路的缺点通常在电路设计和工艺制作中加以防止和限制该效 应会在低电压下导致大电流，这不仅能造成电路功能的混乱，而且还会使电源 和地线间短路，引起芯片的永久性损坏防止：在集成电路工艺中采用足够多 的衬底接触Latch up 的定义￿ Latch up 最易产生在易受外部干扰的 I/O 电路处, 也偶尔发生在内部电路￿ Latch up 是指 cmos 晶片中, 在电源 power VDD 和地线GND(VSS)之间由于寄生的 PNP 和 NPN 双极性 BJT 相互影响而产生的一低阻抗通路, 它的存在会使 VDD 和GND 之间产生大电流￿ 随着 IC 制造工艺的发展, 封装密度和集成度越来越高,产生 Latch up 的可能性会越来越大￿ Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是 IC Layout 的最重要措施之一Latch up 的原理图分析Latch up 的原理分析 Q1 为一垂直式 PNP BJT, 基极(base)是 nwell, 基极到集电极(collector)的增益可达数百倍；Q2 是一侧面式的NPN BJT，基极为 P substrate，到集电极的增益可达数十倍；Rwell 是 nwell 的寄生电阻；Rsub 是 substrate 电阻。

以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个 BJT 处于截止状态，集电极电流是 C-B 的反向漏电流构成，电流增益非常小，此时Latch up 不会产生当其中一个 BJT 的集电极电流受外部干扰突然增加到一定值时，会反馈至另一个 BJT，从而使两个 BJT 因触发而导通，VDD 至 GND（VSS）间形成低抗通路，Latch up 由此而产生 CMOS 电路中的寄生双极型晶体管部分出现闩锁，必须满足以下几个条件：(1) 电路要能进行开关转换,其相关的 PNPN 结构的回路增益必须大于 1即 βnpn*βpnp >1，在最近的研究中,把闩锁产生的条件用寄生双极晶体管的 有效注入效率和小信号电流增益来表达即 (2) 必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长，以使通过阻塞结的电流能达到定义的开关转换电流的水平一般来说，双极管的 导通都是由流过一个或两个发射极/基极旁路电阻的外部激发电流所引起的3) 偏置电源和有关的电路，必须能够提供至少等于 PNPN 结构脱离阻塞态所需开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流闩锁的触发方式：(1) 输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然后再使第二个双极型晶体管导通。

当流入寄生 PNPN 结构的总电流达到开关 转换电流时，闩锁就发生2) 当流过阱-衬底结的雪崩电流，光电流及位移电流，，同时通过两个旁路电阻 RW，RS 时，旁路电阻较大的晶体管先导通然而要使闩锁发生，第二 个双极型晶体管必须导通同时通过 PNPN 结构的总电流必须达到开关转换电 流3) 当出现穿通,场穿通时，低阻通路一般发生在电源和地线之间，或者发生在电源和衬底发生器之间在源-漏发生雪崩击穿的情况下，低阻通路发生 在电源和信号线之间，或者发生在信号线和衬底发生器之间这些来源于穿通， 场穿通或漏结雪崩的电流，一旦 PNPN 结构的电流达到用取消被激发晶体管旁 路电阻形成的三极管结构计算的开关转换电流时，至少会发生瞬时闩锁，若总 电流也能达到四极管结构开关转换电流，即闩锁将维持下去闩锁的防止技术：体硅 CMOS 中的闩锁效应起因于寄生 NPN 和 PNP 双极晶体管形成的 PNPN结构，若能使两只晶体管的小信号电流增益之和小于 1，闩锁就可防止一 是将双极型晶体管的特性破坏掉，即通过改进 CMOS 制造工艺，用减少载流子 运输或注入的方法来达到破坏双极型晶体管作用的目的，例如，掺金，中子辐 射形成基区阻碍电场以及形成肖特基源/漏势垒等。

二是将两个双极型晶体管间 的耦合去掉，即防止一只双极管导通另一只双极管，这可通过版图设计和工艺 技术来实现版图设计去耦技术包括：版图级抗闩锁措施：(1) 加粗电源线和地线,合理布局电源接触孔,减小横向电流密度和串联电阻.采用接衬底的环形 VDD 电源线,并尽可能将衬底背面接 VDD.增加电源 VDD 和 VSS 接触孔,并加大接触面积.对每一个接 VDD 的孔都要在相邻的阱中配以 对应的 VSS 接触孔,以便增加并行的电流通路.尽量使 VDD 和 VSS 的接触孔的 长边相互平行.接 VDD 的孔尽可能安排得离阱远些.接 VSS 的孔尽可能安排在 p 阱的所有边上.(2) 加多子保护环或少子保护环其中多子保护环主要可以减少 RS 和 RW；少子环可以预先收集少子，减小横向三极管的 β 值，从而到达减小闩锁效应 的目的工艺级抗闩锁措施：(1) 降低少数载流子的寿命可以减少寄生双极型晶体管的电流增益，一般使用金掺杂或中子辐射技术，但此方法不易控制且也会导致漏电流的增加2) 倒转阱技术，可以减小寄生三极管的阱电阻，防止寄生三极管 EB 结导通倒转阱如下图所示：(3) 另一种减少闩锁效应的方法，是将器件制作于重掺杂衬底上的低掺杂外延层中。

重掺杂衬底提供一个收集电流的高传导路径，降低了 RS，若在阱 中加入重掺杂的 p+埋层(或倒转阱)，又可降低 RW实验证明,此方法制造的 CMOS 电路有很高的抗闩锁能力4) 闩锁亦可通过沟槽隔离结构来加以避开在此技术中，利用非等向反应离子溅射刻蚀，刻蚀出一个比阱还要深的隔离沟槽接着在沟槽的底部和侧 壁上生长一热氧化层，然后淀积多晶硅或二氧化硅，以将沟槽填满因为 n 沟 道与 p 沟道 MOSFET 被沟槽所隔开，所以此种方法可以消除闩锁以上措施都是对传统 CMOS 工艺技术的改造，更先进的工艺技术如 SOI(Silicon on Insulator)等能从根本上来消除闩锁产生，但工艺技术相对来讲 要复杂一些电路应用级抗闩锁措施：(1) 要特别注意电源跳动防止电感元件的反向感应电动势或电网噪声窜入 CMOS 电路，引起 CMOS 电路瞬时击穿而触发闩锁效应.因此在电源线较长的 地方,要注意电源退耦，此外还要注意对电火花箝位2) 防止寄生晶体管的 EB 结正偏输入信号不得超过电源电压，如果超过这 个范围，应加限流电阻因为输入信号一旦超过电源电压,就可能使 EB 结正偏 而使电路发生闩锁输出端不宜接大电容,一般应小于 0.01uF.(3) 电流限制。

CMOS 的功耗很低,所以在设计 CMOS 系统的电源时，系统 实际需要多少电流就供给它多少电流，电源的输出电流能力不要太大从寄生 可控硅的击穿特性中可以看出，如果电源电流小于可控硅的维持电流，那么即 使寄生可控硅有触发的机会，也不能维持闩锁，可通过加限流电阻来达到抑制 闩锁的目的综上所述,CMOS 电路具有其它电路无法比拟的低功耗的优点，是在 ULSI 领 域最有前途的电路结构但传统 CMOS 电路的工艺技术会产生与生俱来的闩锁 效应(当然必须满足闩锁形成的三个条件)，从而限制了它的应用一般可以从 版图设计，工艺过程及电路应用等方面采取各种技术措施，尽可能地避免，降 低或消除闩锁的形成，从而为 CMOS 电路的广泛应用奠定基础版图设计时，要尽量降低电路密度，衬底和阱的串联电阻，伪收集极的引入， 可以切断形成闩锁的回路设计工艺时，可以采用适量的金掺杂，深阱，高能 离子注入形成倒转阱，低阻外延技术等来降低寄生晶体管的电流增益和串联电 阻；沟槽隔离基本上可以完全切断形成闩锁的回路；更先进的 SOI 技术可以完 全消除闩锁的形成电路应用时,要尽量避免噪声的引入，附加限流电阻等措施防止闩锁效应方法的发展掺金，中子辐照（会增加泄漏电流和影响成品率）——》介质隔离（增加成 本）——》优化版图措施（多子或少子保护环，电源与地线布线技术）——》 重掺杂衬底外延加重掺杂掩埋层技术。