数字电路第五章锁存器触发器.ppt

第5章 锁存器和触发器教学基本要求 1、掌握 各类触发器的功能和电路简化表示 2、掌握各类触发器的特性方程3、 熟悉各类触发器的电路结构并能分 析其工作原理第5章 锁存器和触发器第5章 锁存器和触发器5.1 双稳态存储单元电路 5.1.1 双稳态的概念 1、双稳态的物理模型2、稳态和介稳态5.1.2 双稳态存储单元电路1、电路结构2、逻辑状态分析11G1G2vi1vi2图5.1.2 双稳态存储单元电路11G1G2vi1vi22、逻辑状态分析 （1）若 Q=0，则 Q=1， Q=1，保证了 Q=0 形成了第一种稳态（2）若 Q=1，则 Q=0，Q=0，保证了 Q=1形成了第二种稳态3、模拟特性分析vo1vi1(vi2 )(vo2 )daecbvo1vo2有3个交点(平衡点):M(稳 态)、N(稳态)、P(介稳态 )PMN两种稳态之一一旦出现 ，都可长期保持，固称 为双稳态电路G1传输特性G2传输特性5.2 锁存器锁存器:是一种对脉冲电平敏感的存储单元电路（2）逻辑符号G1G2SR≥1≥1触发器:是一种对脉冲边沿敏感的存储电路 5.2.1 SR锁存器QRSQ1、基本SR锁存器（1）电路（3）由图得逻辑表达式 Q = R + Q Q = S + QSR锁存器状态00不变不变保持 01010 10101 1100不确定（3）逻辑表达式（4）功能表（表5.2.1）Q = R + Q Q = S + Q可见：正常工作时，输入信号要满足SR=0的约束 条件，即S=R=1是不允许的。

基本的SR锁存器具有保持、置0、置1功能保持例5.2.1 图5.2.1（a）中基本RS锁存器的S、R端的输入波形 如图5.2.3虚线上边所示，试画出Q和 Q 的波形① 电路结构（5a）用与非门组成的基本SR锁存器G15.3.1; 5.4.1; 5.4.3; 5.4.6;第五章习题课5.2.3 由与或非门组成的SR锁存器如图题 5.2.3所示，试分析其工作原理并列出功能表 保持 保持 0 1不确定不变 不变 1 0 0不变 不变 0 1 0× 0 1 0 1× 0 0 1 10 1 1 1 1锁存器状态RSE图5.2.3功能表解：图题5.2.3中的锁存器，当E=0时，无论输入端S、 R逻辑值如何变化，其输出都维持原来状态不变；当E=1时，其输出跟随S、R逻辑值的变化而变化 它的功能表如图5.2.3功能表所示5.2.4 图题5.2.3所示锁存器的E、R、S端的输入信 号波形如图题5.2.4所示，试画出Q和Q端的波形， 设初态Q=0 解：从初态Q=0开始， 按照图题5.2.4所示波形 ，根据图5.2.3功能表， 推导出输出端Q和Q的波 形，如图题解5.2.4所示 图题解5.2.4保持 保持 0 1不确定不变 不变 1 0 0不变 不变 0 1 0× 0 1 0 1× 0 0 1 10 1 1 1 1锁存器状态RSE图5.2.3功能表 Q解：由教材P215功能表，先用传送 模式，LE＝1，更新状态，然后LE ＝0把新状态锁存。

设计电路如图 （a），要求的波形如图（b）5.4.5 电路如图题5.4.5所示，设各触发器 的初态为0，画出在CP脉冲作用下Q端的波形图题5.4.5解:由JK触发器的特性方程 ，对 照图题5.4.5各触发器电路可得各图的特性方程：由方程可画出各触发 器Q波形如右：5.4.7 逻辑电路如图题5.4.7所示，已知CP和A的波 形，画出触发器Q端的波形设触发器的初始状态为0 解： 分析：时钟脉冲的变 化一方面使Q变化， 另一方面Q和CP又引 起清零R的变化导致 Q变化，故综合考虑 ，也画出R波形在Q=0时R=1,只有 负跳变时Q才能变 ，而Q=1时，在 =1时，R=0又使Q=0, 一旦Q=0，R又立即变为1 结果如上图 图题5.4.75.4.10 逻辑电路和输入信号波形如图题5.4.10所示 ，画出各触发器Q端向波形设触发器的初始状态均为 0解：图题5.4.10中的R端是异步置零端，高电平有 效，当R=1时Q=0分别分析CP1和R1对Q1的 影响及CP2和R2对Q2的影响，列出真值表，然 后画出如图题解5.4.10所示波形。

图题5.4.10↑ 0 1 0× 0 0 1× 0 1 0↑ 0 1 0× 1 0 1× 1 0 1× 0 0 1× 1 0 1图题解5.4.10× 1 0 1 × 0 0 1× 1 0 1 × 1 0 1↑ 0 1 0 × 0 1 0× 0 0 1 ↑ 0 1 0× 1 0 1初态 × 0 0 1CP2 R2(Q1) Q2 Q2 CP1 R1(Q2) Q1 Q1真值表归纳：基本锁存器、门控SR锁存器、门控D锁存 器、主从触发器和边沿触发器触发翻转的特点。

1）基本锁存器动作特点：在输入信号S和 R的全部作用时间内，都能直接改变输出端Q 和 的状态 （2）门控SR锁存器：在使能E=1的全部时间内， S和R的变化都将引起输出端Q和 的状态的相应 改变 （3）门控D锁存器：在使能有效E=1的全部 时间内， D的变化都将引起输出端Q和 的 状态的相应改变在E由1变0后，将锁存E由 1变0瞬间前D所确定的Q状态5）边沿触发器（非主从触发器）：其状态仅取 决于CP信号触发沿到达时输入端信号的逻辑状态， 而在这以前或以后，输入信号的变化对触发器的状 态没有影响4）主从触发器：翻转分两步，第一步在CP=1( 或CP=0)期间，主锁存器接收输入端的信号被置成 相应的状态，从锁存器不变；第二步，在CP下降 沿(或上升沿)到来时，从锁存器由主锁存器的状 态决定翻转6）画触发器状态波形图时，一般先画触发器触发 沿虚线，对此时刻，由特性表、表达式或状态图决 定次态（即看给出条件触发器翻转或保持），触发 沿时刻外要注意置0 置1条件的变化也影响状态变化 。