通信原理实验-FPGA数字通信创新实验平台(基于Xilinx)使用说明书.doc
2页
南京展鹄电子FPGA数字通信创新实验平台(基于Xilinx)使用说明书—*、系统介绍本实验箱采用Spartan-6系列的FPGA作为核心器件o Spartan-6系列的FPGA拥 有丰富的逻辑资源，并集成众多的DSP48A资源，可以满足复杂DSP算法的需求 平台板载DDR3存储芯片，以及高性能可任意配置的时钟芯片，同时提 供双通道 的高性能可配置DA/AD芯片及中频VGA,支持中频输入/输出平台集成双路基 带DA/AD,支持零/低中频输入/输出二、硬件构成1) FPGA： XC6SLX45T Spartan-6(1) 43,661个可编程逻辑单元(2) 2,088Kb Block RAM Blocks(3) 58 个 DSP48A 单元(4) 4个时钟管理模块2) 存储器：(1) 1Gb DDR3 SDRAM(2) 32Mb SPT FLASH3) 中频 DAC/ADC：(1) 双通道 12-Bit 250MSPS DACs, SMA 接口(2) 双通道 12-Bit 125MSPS ADCs, SMA 接口(3) TXDACs Path Inter polation by 2x or 4x(4) RXADCs Path Decimation by 24) 中频VGA:(1) 可调增益范围：-2.5 dB to +42.5 dB(2) 3dB截止频率500MHz5) 时钟技术:(1) 10MHz参考时钟输出,SMA接口(2) 用于外部参考时钟输入，SMA接口(3) 板10MHz高稳定度有源晶振(4) 板载高性能时钟芯片，产生高频时钟源6) 基带 DAC/ADC：(1) 双通道10-Bit 125MSPS DACs, BNC接口 (可对接选配射频盒)(2) 双通道10-Bit 40MSPS ADCs, BNC接口(可对接选配射频盒)7) 人机交互接口：(1) TFT 液晶屏(800X480 )(2) RS232 串 口(3) 6个LED, 4个按键，16位拨码开关(4) JTAG 调试口(5) 扩展I/O接口(6) 测试T/0接口三、软件构成1、 硬件平台测试代码(DTFT显示屏测试代码；(2) 时钟芯片配置测试代码；(3) DDR3数据存储测试代码；(4) 中频AD/DA、VGA闭环测试代码；(5) 基带AD/DA闭环测试代码；2、 数字通信实验系列(1) FPGA中的数字信号处理基础实验；(2) DQPSK系统的发送端设计；(3) DQPSK系统的接收端设计；3、 简易移动通信衰落信道实验系列(1) 瑞利/莱斯衰落信道模拟实验；(2) 多径及多普勒频移信道模拟实验；文章来自：南京展鹄电了科技右限公司。
