门电路和组合逻辑-实验报告.doc

东南大学电工电子实验中心实验报告课程名称： 门电路和组合逻辑 第 2 次实验院（系）： 电气工程学院 专 业： 姓 名： 学 号： 实验室： 实验组别： 同组人员： 实验时间： 评定成绩： 审阅教师： 一、实验目的（1）掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数；（3）掌握不同结构的数字器件之间的互连；（4）掌握OC门和三态门的特性和使用方法；（5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法二、实验仪器仪器名称型号实验箱YB3262型直流稳压器DF1701S型数字合成函数/任意波信号发生器/计数器F05A型数字示波器TDS1001型数字万用表UT803型芯片74HC01、74LS244、74HC00、74HC04三、实验原理实验原理见教材第2章。

预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用分析电路原理，并根据器件的直流特性计算电阻值的取值范围答：①电路(a)使用条件是驱动门电路固定输出为低电平当时，如果有N个负载门且，将使，而将使，所以需如图（a）所示接下拉电阻R②电路(b)使用条件是驱动门电路固定输出为高电平当时，如果有N个负载门且，将使，而将使，所以需如图（b）所示接上拉电阻R2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围答：R的作用是限制驱动电流，驱动电流长时间超出手册上规定的正常数据，易引起器件性能不稳定① 当时，要求，即，可得② 当时，要求，即，可得 故 3、图2.4.1 用上拉电阻抬高输出电平中，R的取值必须根据器件的静态直流特性来计算，试计算R的取值范围图2.4.1 用上拉电阻抬高输出电平答：由于74或74LS TTL的VOHmin值小于4000/74HC的VIHmin值，所以在TTL输出端和VCC之间接一个上拉电阻，以提高TTL的输出高电平① 当时，各支路电流分别为、和要求，即而，可得② 当时，各支路电流分别为、和。

要求，即i 对于7404芯片，，，可得ii 对于74LS04芯片，，，可得 综上所述，R的取值范围如下：7404： 74LS04： 4、图2.4.3(a)中OC外接上拉电阻的值必须取的合适，试计算在这个电路中R的取值范围a) OC门做驱动答：运用书52页RC的数值计算公式 ① OC门用7401实现② OC门用74LS01实现5、下图中A、B、C三个信号经过不同的传输路径传送到与门的输入端，其中计数器为顺序循环计数，即从000顺序计到111，C为高位，A为低位A、B、C的传输延分别为9.5nS、7.1nS和2nS试分析这个电路在哪些情况下会出现竞争－冒险，产生的毛刺宽度分别是多少答：与非门，有低出高，全高出低上图所示原理图对应的真值表为：CBAY00010011010101111001101111011110计数器为顺序循环计数，CBA的状态变化为000→001→010→011→100→101→110→111→000……① CBA的状态000→001→010→011、100→101、110→111→000的变化过程中无竞争－冒险② CBA的状态011→100的过程中，时刻t0： C开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋2ns： CBA的状态为111，与非门输出Y变为“0”；时刻t0＋： CBA的状态为101，与非门输出Y变为“1”；时刻t0＋： CBA的状态为100，与非门输出Y仍为“1”；毛刺宽度为5.1ns。

③ CBA的状态101→110的过程中，时刻t0： B开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋： CBA的状态为111，与非门输出Y变为“0”；时刻t0＋： CBA的状态为110，与非门输出Y变为“1”；毛刺宽度为2.4ns四、实验内容1. 用 OC 门实现三路信号分时传送的总线结构a. 用OC门实现三路信号分时传送的总线结构，框图如图2.5.5所示，功能如表2.5.2所示注意OC门必须外接负载电阻和电源，EC取5V） 设计要求的逻辑功能控制输入输出A2A1A0Y001D0010D1100D2图2.5.5 三路分时总线原理框图① 查询相关器件的数据手册，计算OC门外接负载电阻的取值范围，选择适中的电阻值，连接电路② 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，注意测量A2A1A0=000时的输出值③ 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为什么要选择“DC”④ 器件电源电压VCC仍为5V，将EC改为10V，重复①和②，分析两者的差别。

注意，不要直接将VCC改为10V，避免烧毁器件b. 实验数据① 计算 R 取值范围时，以该三路分时传送总线电路驱动 8 个 74LS04 中的反相器来计算SN74LS04i 总线电路驱动 8 个 74LS04 中的反相器时，ii 总线电路不接负载时，此处设计电路中OC门所驱动负载门个数为0，故选取用 OC 门实现的三路信号分时传送的总线结构电路图如下图所示按下图连接电路② 静态验证时，控制输入和数据输入端加高低电平，输出高低电平的电压值如下表所示控制输入数据输入输出YA2A1A0D2D1D0001XX00001XX11010X0X0010X1X11000XX01001XX1000XXX1由上表可知，单一控制输入端加高电平时，总线输出电平与数据输入端的输入相符控制输入端A2A1A0=000时的输出值为4.843V，接近于所接于外电源电压③ 动态验证控制输入数据输入输出YA2A1A0D2D1D0001XX010XX100XX 波形参数如下：频率/KHz峰-峰值/V高电平/V低电平/V输入波形输出波形 从输入输出波形图上我们可以看到，控制输入端加高电平时，相应的输出Y保持与输入信号同样规律变化，实现了三路信号分时传送的总线结构。

我们选择DC输入耦合方式，是因为所观测的1KHz 的 TTL 连续脉冲信号，含有直流分量若选择AC输入耦合方式，信号中的直流分量被隔开而只能观测到交流成分观测数字信号必须选用DC输入耦合方式④ 器件电源电压VCC仍为5V，将改为10V此处设计电路中OC门所驱动负载门个数为0，故选取时，控制输入和数据输入端加高低电平，输出高低电平的电压值如下表所示控制输入数据输入输出YA2A1A0D2D1D0001XX00001XX11010X0X0010X1X11000XX01001XX1000XXX1 将上述结果与内容②比较可知，输出Y的高低电平电压均有所提高其中，高电平仍为接近增大使得OC门等效的低电平输出电阻上的压降增大，从而输出低电平比时有所提高2. 用三态门实现三路信号分时传输a. 要求：用三态门实现实验内容7中的三路信号分时传输① 重复实验内容7中的②和③，注意不要同时将两个或两个以上的三态门的控制端处于使能状态② 将A2A1A0设为“000”， D2D1D0设为“111”，此时输出端为高阻状态，测量输出端电压值，总结如何用万用表判断高阻态b. 实验数据用三态门实现三路信号分时传送的总线结构电路图如下图所示。

按下图连接电路① 静态验证控制输入和数据输入端加高低电平，输出高低电平的电压值如下表所示控制输入数据输入输出YA2A1A0D2D1D0001XX00001XX11010X0X0010X1X11000XX01001XX1000XXX1将A2A1A0设为“000”， D2D1D0设为“111”，此时输出端为高阻状态，测量输出端电压值为0.266V如何用万用表判断高阻态？答：将A2A1A0设为“000”，数据输入端无论是输入高电平还是低电平，用UT803型数字万用表测得的输出端电压没有变化，均为略高于低电平电压，则此时输出端为高阻状态② 动态验证控制输入数据输入输出YA2A1A0D2D1D0001XX010XX100XX 波形参数如下：频率/KHz峰-峰值/V高电平/V低电平/V输入波形输出波形 从输入输出波形图上我们可以看到，控制输入端加高电平时，相应的输出Y保持与输入信号同样规律变化，实现了三路信号分时传送的总线结构3. 数值判别电路a. 实验要求① 设计一个组合逻辑电路，它接收一位8421BCD码B3B2B1B0，仅当2< B3B2B1B0<7时输出Y才为1② 设计一个组合逻辑电路，它接收4位2进制数B3B2B1B0，仅当2< B3B2B1B0<7时输出Y才为1。

b. 设计方案方案一：先由卡诺图化简可得出输出最简与或表达式。