微机原理及应用讲义第四章第8讲.ppt

4.3 8086的引脚信号 和工作模式 4.3.0 概述Ø8086具有40条引脚，双列直插式封装； 4.3.0 概述Ø采用分时复用技术，使部分引脚具有双重功能Ø从而使8086用40条引脚实现20位地址、16位数据、若干个控制信号及状态信号的传输 4.3.0 概述Ø为了尽可能适应各种各样的使用场合，在设计8086芯片时，使它们可以在两种模式下工作，即最小模式最小模式和最大模式最大模式  4.3.0 概述Ø所谓最最小小模模式式，就是在系统中只有8086一个CPU，而所有的总线控制信号都由8086直接产生，因此系统中的总线控制电路被减到最少 4.3.0 概述Ø而最大模式最大模式是相对最小模式而言的；Ø此时系统中有两个或多个微处理器；Ø其中一个是主微处理器8086；Ø其它的称为协协处处理理器器，它们协助主微处理器工作  4.3.1 8086两种模式公用引脚（1）VCC（（40））GND（（1，，20））Ø电源、接地引脚Ø输入；Ø8086采用单一的+5V电源；Ø但有两个接地引脚 4.3.1 8086两种模式公用引脚（2）AD15～～AD0 （（2~16，，39））Ø地址／数据复用总线； Ø双向、三态；Ø分时输出低16位地址信号及进行数据信号的输入/输出。

 4.3.1 8086两种模式公用引脚Ø所谓三态是指总线输出可以有三个状态：Ø高电平、低电平和高阻状态Ø当处于高阻状态时，该总线在逻辑上与所有连接负载断开 4.3.1 8086两种模式公用引脚 （3）A19/S6～～A16/S3 （（35~38））Ø地址／状态复用线；Ø输出、三态；Ø分时输出地址的高4位及状态信息 4.3.1 8086两种模式公用引脚Ø其中S6为0用以指示8086当前与总线连通；ØS5为1表明8086可以响应可屏蔽中断 4.3.1 8086两种模式公用引脚ØS4、S3共有四个组合状态，用以指明当前使 用的段寄存器； S4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS 4.3.1 8086两种模式公用引脚 （4）BHE/S7（（34））Ø高8位数据总线有效/状态复用引脚；Ø三态输出；Ø表示高高8位位数据线D15 ～～ D8上的数据有效和S7 状态信号；Ø但S7未定义 4.3.1 8086两种模式公用引脚Ø为了更好地理解BHE引脚的意义，我们需要学习8086存储器的结构 8086存储器的结构Ø8086存储器的地址空间：1MB，地址范围：00000H～～FFFFFH； Ø每个单元存放8位二进制数；Ø每个单元对应一个地址。

 8086存储器的结构00000H00001H00002HFFFFFH……1AH0CH31H87H 8086存储器的结构Ø因为8086有16位数据线，一次可管理部2个单元的数据；Ø为此需要将存储器分为两个体，按如下的方式来管理 8086存储器的结构地址地址内容内容内容内容地址地址00000H 00001H00002H 00003HFFFFEH偶地址偶地址存储体存储体512K*8奇地址奇地址存储体存储体512K*8 FFFFFHØ把奇地址体和系统 数据线高8位连接；Ø把偶地址体和系统 数据线低8位连接 存储体与总线的连接D15 ~D8A0 BHED7 ~D0奇地址存储体奇地址存储体SEL A18 ~ A0D7 ~D0偶地址存储体偶地址存储体SEL A18 ~ A0A19 ~A1D7 ~D0A0读/写的字节00高低两个字节01奇地址的高位字节10偶地址的低位字节11不传送BHE 4.3.1 8086两种模式公用引脚（5）RD（（32））Ø读信号；Ø三态输出；Ø低电平有效；ØRD = 0，表示CPU正在读存储器或I/O端口 4.3.1 8086两种模式公用引脚 （6）READY （（22））Ø“准备好准备好”状态信号；Ø输入，高电平有效。

 4.3.1 8086两种模式公用引脚 （7）TEST（（23））Ø测试信号，输入 4.3.1 8086两种模式公用引脚 （8）RESET（（21））Ø复位信号，输入；Ø该引脚保持4T状态以上时间高电平，则可复位 4.3.1 8086两种模式公用引脚Ø复位后，CPU停止当前操作；Ø且对FR、IP、DS、SS、ES及指令队列缓冲器清零；Ø而CS置为FFFFHØ复位后，CPU从FFFF0H开始执行程序 4.3.1 8086两种模式公用引脚 （9） CLK（（19））Ø时钟信号输入引脚 4.3.1 8086两种模式公用引脚Ø要求时钟信号的占空比为33%；；Ø即1/3周期为高电平，2/3周期为低电平 4.3.1 8086两种模式公用引脚 （10）INTR（（18））Ø可屏蔽中断请求信号；Ø输入，高电平有效 4.3.1 8086两种模式公用引脚 （11）NMI （（17））Ø非屏蔽中断请求信号；Ø输入；Ø上升沿有效 4.3.1 8086两种模式公用引脚 （12）MN/MX（（33））Ø工作模式选择信号；Ø输入 4.3.2 最小模式控制信号引脚Ø8086 CPU的24～～31引脚的定义根据8086的工作模式确定；Ø在最小模式系统的控制线全部由 8086 CPU发出。

 4.3.2 最小模式控制信号引脚 （1）ALE（（25））Ø地址锁存允许信号；Ø输出；Ø高电平有效Ø在任一总线周期的T1期间输出一个正脉冲，用于输出地址锁存信号 4.3.2 最小模式控制信号引脚 （2）WR（（29））Ø写信号；Ø输出、三态；Ø低电平有效ØWR=0，表示CPU当前正在写存储器或 I/O 端口  4.3.2 最小模式控制信号引脚 （3）M/IO（（28））Ø存储器或IO端口访问信号；Ø三态、输出；ØM/IO=1时，表示CPU当前正在访问存储器；ØM/IO=0时，表示CPU当前正在访问I/O端口  4.3.2 最小模式控制信号引脚Ø最小模式下，信号M/IO，RD，和WR组合起来决定了系统中数据传输的方式总线周期M/IORDWR存储器读101存储器写110I/O读001I/O写010 4.3.2 最小模式控制信号引脚 （4）DT/R （（27））Ø数据发送/接收信号；Ø三态、输出 4.3.2 最小模式控制信号引脚 （5）DEN （（26））Ø数据允许信号；Ø三态、输出；ØDEN通常作为数据收发器的选通信号；Ø仅当DEN=0时，才允许收发器收发数据  4.3.2 最小模式控制信号引脚 （6）INTA （（24））Ø中断响应；Ø输出；Ø当CPU响应INTR时，INTA=0，表示响应中断。

 4.3.2 最小模式控制信号引脚 （7）HOLD（（31））Ø总线请求；Ø输入；Ø用于其它主控器（处理器、DMA等）向本CPU 请求占 用总线 4.3.2 最小模式控制信号引脚 （8）HLDA（（30））Ø总线请求响应，输出；Ø高电平有效；Ø表示CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。