cadence安装、原理库建库和Concept_HDL使用手册.doc

Cadence SPB 15.5 使用手册本手册仅供交流，甘振华20060207一、 Cadence SPB 15.5 安装方法：先在安装盘路径设置 cadence_license 文件夹，将 cadence15.5 源文件的crack 文件夹中 license.lic 文件拷贝至 cadence_license 文件夹里设置环境变量：LM_LICENSE_FILE = ******\license.lic , 指向此 SPB 15.5 的 LIC 路径打开安装源文件 disk1，运行 setup.exe，接受协议，直接安装 productsLicense Manager 信息为空，直接 Next填写用户信息Control file 为空，直接 Next设置安装路径Products 全选设置工作文件夹路径IntelliCAD 可选件，可任选是否安装Footprint Viewer 设为默认安装文件夹设为默认，点击 Next 开始安装程序安装过程中………………………..，两个 extension 选择默认“ 否”确定：无 license.dat 警告确定：安装库提示信息选择不马上重启计算机，并确定需重启信息，以便继续安装 Cadence 库文件。

二、 安装 concept HDL 原理库打开源文件夹的 disk4，运行 setup.exe 文件，安装 concept HDL 库文件库 Component 的选择，PSpice 可任选点击 Next 进行安装库文件安装过程中………………………………. 安装结束，点击 finish安装信息检查与修正检查环境变量 LM_LICENSE_FILE = ******\license.lic 是否被更改若选择安装了 PSpice 库，则需修正元件库 cds.lib 打开安装路径下（D:\Cadence\SPB_15.5\share\library）的 cds.lib，使用写字板打开编辑：将 DEFINE spiceelem ./spiceelem 修改为：DEFINE spice_elem ./spice_elem末行留一空行并存储重启计算机，安装结束三、 Concept HDL 原理库的建立1、 我们先打开 Project Management,之后出现 Cadence Product Choices 这个窗口,选择 Allegro PCB Librarian 610(PCB Librarian Expert).点击 OK,创建一个新的Library Project.Cadence 原理库的三级结构： 按完成,他会提示 New project creation successful. 这样一个新的 Library Project 就完成了 .他会进入 Allegro PCB Librarian 界面.2、 我们以 74HC374 为例介绍如何创建原理用到的元件 .在 Allegro PCB Librarian 界面,我们可以由 Part Developer 或 Library Explorer 进入开始创建元件.现在我们从 Library Explorer 进入.进入 Part Developer 界面。

设置 Part developer:tool-----setup 或点击 setup 快捷菜单，取消 Use Pin Name as Pin Text 选项，其余选项为默认设置，点击 OK 退出建立原理图封装 Pins 中的 Name 填引脚号， （实际的引脚名在 Text 中填写） OK 之后返回下面的界面,其中 Text 根据 Datasheet 填好,调整好 PIN 的位置,这样 74HC374 的 Symbol 就完成了.注意事项：concept HDL 的网格、原理库 Library 的网格设置采用默认设置，原理库 Library 的 symbol 引脚电气位置横、纵座标的应调整到偶数网格上接下来需要创建 Package,点击 Generate Package,如图: 接下来选择 Package Pin,出现下面的窗口,Map Symbol Pin 与 Footprint Pin 的对应关系 . 下面我们还要进入 Symbol/sym_1/Ggeneral 进行 Properties 设置. 在 Symbol的 General 属性中需要有$Location、Part_Name、Pack_Type、PATH 这四项属性。

其中 Pack_Type、PATH 设置为不可见，其它两个属性为可见.并调好$Location、Part_Name 放置的位置.最后我们还要设置 Part Table,设置完之后存盘退出.整个制作过程到此基本完成,存盘就 OK 了.3、 由 PDF Datasheet 文件创建元件在 Acrobat Reader 界面，将元件 Datasheet 中的元件引脚表格，用选择表工具复制表格内容，并打开 Excel，将复制表格内容粘贴到 Excel.在 Excel 中将第一列，第三列调整为管脚号，将第二列的管脚类型按 Cadence调整好，第四列为 pin name（待填入 text 中） 并点击 logical pins 的灰色空栏， Ctrl+I 插入一行将 Excel 表格的一、二和三列复制到 logical pins 栏内点击 Functions/slots，弹出如下窗口，由 Add 插入分块的 slots 数点击 Distribute Pins，弹出如下窗口，选择要分配的引脚，右键移到其对应的slot全部分配完后 OK 退出分别对各个 slot 生成对应的 symbol.分别对各个对应的 symbol 根据元件 datasheet，由 Excel 的第四列管脚名填 Text,保存。

四、 Cadence Concept HDL 原理图设计1．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager对该设计目录进行配置，使该目录具有如下的文件结构 2. 启动Project Management,之后出现Cadence Product Choices这个窗口,选择Allegro PCB Design HDL 610(PCB Design Expert).点击OK,创建一个新的Design Project.Open: 打开一个已有Project ；New :建立一个新的Project . 点击New如下图cadence将会以你所填入的project name如：myproject给project file和design library分别命名为myproject.cpm和myproject.lib 点击下一步：Available Library：列出所有可选择的库包括cadence自带库等 Project Library：个人工程中将用到的所有库如myproject_lib 点击 下一步，并添入你的设计名如：mydesign点击 下一步 点击Finish完成。

3. 设计开始时，应该首先将机器上的库与共享的原理图库同步 将共享库加入到自己的工程库中，点击setup，弹出右图点击 Edit 编辑cds.lib文件添入以下语句: define 共享的原理图库名 绝对路径如：define libcdma1 d:\libcdma1 则库libcdma1被加入Availiable Library 项内 ，再选定点击Add,将其加入到右边的Project中4.Concept HDL 原理图的设计点击Design Entry 进入 Concept- HDL Concept- HDL 是Cadence 的电路原理图设计输入环境在concept中电路原理图的设计流程（1）Adding parts 放置元器件使用Component---add命令在原理图中加元器件 注意：为避免调出的元器件连线错位，栅格设置要注意，Tools---options的Grid选项首先应放入标准图框，再在图框内添加所需器件 其中介绍两个命令： Version ---- 改变元器件符号版本 Section ---- 指定逻辑元器件在物理封装中的位置并显示pin_number. 如下图： 对含有PPT信息的器件(PPT表包含有器件的材料代码和封装信息)，可以按下图，选择以Physical方式从PPT中调入器件。

2）. Adding wires a.使用Wire ---- Draw命令可在连线的同时，对该线网加信号名靠近需要连线的元件管脚处，使用shift + right 键可以准确快捷地捕捉pin脚并连线b.使用Wire ---- Route命令可自动完成点到点连线 （3）. Naming wires Concept—HDL可以通过相同信号名自动建立两个线网的连接关系 使用Wire ---- signame命令可标记一根线网 使用Text ---- change命令改正和重新命名信号名a.总线 总线的信号名格式为〈msb..lsb>,msb指总线的最高位Lsb指总线的最低位当为某根线网定义了总线格式的信号名后,该线将自动加粗，有别于单根信号线b. 总线支线及其网络名Bus tap:给拆分出的总线各信号线编号，以便定义每条信号线的连接关系 选择命令Wire—Bus Tap，绘制总线分支线连接然后选择命令Wire—Bus Tap Values,弹出Bus Tap Rangs 对话框，填写总线最高位，最低位和递增率，OK后，由鼠标单击左键，释放鼠标左键；从总线最高位贯穿到总线最低位，然后单击鼠标左键，即可一次设定该部分总线支线。

Bus Name: Wire—Bus Name ,给总线各支线命名的鼠标操作也如上 （4）. 添加属性（Property,attribute） Display ---- Attachments : 显示属性依附关系 指给元件和信号线添加各种属性下面仅介绍几个通常给元件添加的属性 a. LOCATION:定义逻辑元件的物理封装编号如d1,r5,l3… b. JEDEC_TYPE:定义了一个逻辑元件的物理封装原理图中如无此定义或pack_type定义，则采用元件的缺省封装 c. POWER_GROUP:定义元件的可替换电源如：power_group=vddh=vcc3.3v d. PNUMBER:添入Step2000内的材料代码如：PNUMBER=材料代码值 编辑属性：Text---attribute 可查看编辑元件的属性5）. 其它便捷作图命令 Group ---- 组操作用好group命令可以提高画图效率 a. 在原理图中框出要定义为一个组的所有元素 b. 使用Group ---- Copy All（Copy）或Move命令对该组进行操作需要注意的是Copy All命令可将元件，连线以及连线属性全部复制，而Copy无法复制连线属性。

如果你想跨页拷贝，可新建一个窗口，重复a,b两个步骤，将要复制的组拷入新建窗口内 为使图纸清晰，干净有时需隐藏一些属性如：path，可使用Goup--Create--By Expression并输入path，再选择Group—Property Display—Invisible即可 Global Find ---- 查找命令你可以通过某个元器件序号或某个网络名在。