锁相环Simulink仿真模型.doc

锁相环学习总结锁相环学习总结通过这段的学习，我对锁相环的一些基本概念、结构构成、工作原理、主要参数以及 simulink 搭建仿真模型有了较清晰的把握与理解，同时，在仿真中也出现了一些实际问题，下面我将对这段学习中对锁相环的认识和理解、设计思路以及中间所遇到的问题作一下总结：1. 概述概述锁相环（PLL）是实现两个信号相位同步的自动控制系统，组成锁相环的基本部件有检相器（PD） 、环路滤波器（LF） 、压控振荡器（VCO） ，其结构图如下所示：2. 锁相环的基本概念和重要参数指标锁相环的基本概念和重要参数指标锁相是相位锁定的简称，表示两个信号之间相位同步若两正弦信号如下所示：相位同步是指两个信号频率相等，相差为一固定值当=，两个信号之间的相位差 为一固定值，io)(sin)sin()()(sin)sin()('tUtUtutUtUtuoooooiiiiioitt)()('PDLFVCO不随时间变化而变化，称两信号相位同步当≠，两个信号的相位差，不论ioi是否等于，只要时间有变化，那么相位差就会随时间变化o而变化，称此时两信号不同步若这两个信号分别为锁相环的输入和输出，则此时环路出于失锁状态失锁状态。

当环路工作时，且输入与输出信号频差在捕获带范围之内，通过环路的反馈控制，输出信号的瞬时角频率便由向方向变)(tvoi化，总会有一个时刻使得=，相位差等于 0 或一个非常小的io常数，那么此时称为相位锁定，环路处于锁定状态锁定状态若达到锁定状态后，输入信号频率变化，通过环路控制，输出信号也继续变化并向输入信号频率靠近，相位差保持在一个固定的常数之内，则称环路此时为跟踪状态跟踪状态锁定状态可以认为是静态的相位同步，而跟踪状态则为动态的相位同步环路从失锁进入到锁定状态称为捕获状态捕获状态其他几个环路工作时的重要概念：快捕带快捕带：能使环路快捕入锁的最大频差称为环路的快捕带，记为，两倍的快捕带为快捕范围L捕获带捕获带：能使环路进入锁定的最大固有频差，用表示，两倍P的捕获带为捕获范围同步带同步带：环路在所定条件下，可缓慢增加固有频差，直到环路失oioittt)()()('锁，把能够维持环路锁定的最大固有频差成为同步带，用，H2为同步范围H三者关系为：HPL在理想二阶环的情况下，在捕获状态下，评价捕获性能的主要指标为、和捕获时间计算式如下：PLPT32 02/2nPPnLT其中，为自然谐振角频率，后面将介绍在设计环路滤波器时，nn将与 （阻尼系数，由于考虑到不同 对多种输入信号的误差响应和输出响应的影响，选取使响应曲线最平稳的最佳值 0.707）决定滤波器两个参数的大小，仿真中可通过设定快捕带得到。

n从这可以看到，不仅与环路参数有关，而且与初始频差有关，PT固有频差越大，则需捕获时间就越长在同步状态下，重要的指标有稳态相位误差和，环路锁)(eH定后，频差等于 0，但稳态相差通常会存在，它反映了环路的跟踪精度，稳态相差越小，跟踪精度越高理想二阶环条件下，H3. 锁相环的构成及工作原理锁相环的构成及工作原理从锁相环结构图看到，其包括鉴相器、环路滤波器和压控振荡器3.1. 鉴相器鉴相器正弦型鉴相器即一乘法器（有些资料后接 LPF） ，用于检测环路输入信号相位与输出信号相位间的相位误差，设输入输出信)(te号分别为：)(sin)sin()(tUtUtuiiiii)(cos))(cos()('tUttUtuooooo作如下变换：通过鉴相器后得到， 为相乘系数，这里为 1/2mK3.2. 环路滤波器环路滤波器由通过检相器式子看出，检相器输出包含了和频分量和差频分量，通过环路滤波器，由于其具有低通特性，和频分量将被滤除，输出为振荡器的控制信号记 F(p)为环路滤波器的传递函数，)(tuc则)()()(tupFtudc)()()()()(;)()(2'11ttttttttttttooiooioioioii)]()(2sin[)]()({sin[***)2/1 ()()(2121tttttUUKtutuKooimoim)()(tUtuedd3.3. 压控振荡器压控振荡器压控振荡器为电压频率变换器，其瞬时频率为当=0 时，=。

瞬时相位可以表示为)(tuc)(tv0通过以上分析，得到模拟锁相环的相位模型为：相应的数字锁相环的模型为则 PLL 的动态方程为4. 数字锁相环的设计及数字锁相环的设计及 simulink 仿真仿真数字锁相环的设计主要在于环路滤波器和 NCO 的设计，而鉴相器则为一简单的数字乘法器下面将主要介绍数字环路滤波器和NCO 的设计)()]([)(tuKtuftcoocv)(*p/)(dt)(dt)()(2t 0t 0'tuKttuKttcocoov ）（KdF(p)N(p)=Ko/pKdF(z)N(z)=Ko/(z-1))(sin)p(KF)(p)(p1tttee4.1. 数字环路滤波器设计数字环路滤波器设计在清楚数字环路滤波器的结构后，数字环路滤波器的系数是设计的主要部分，其结构如下图所示（simulink 仿真图）：传输函数为：)1/()(/ )()(1 21zCCkukuzFdc由 PLL 的线性化数字模型得到的传递函数，将 N(z)和 F(z)代入得到12()121( )121 [()2](1)121K KCCzK K C zo do dH z K KCCzK K Czo do d 由 PLL 的线性化模拟模型得到传递函数并代入 N(s)及 F(s)，然后进行双线性变换（）得到)1/()1)(/2(11zzTss22122[4() ] 2()[()4] ( )2221[4 4() ](1) [2()8]TTTzTT znnnnnH z TTzTznnn 比较两式得到 C1、C2，分别为))(44/()(4*)/1 ())(44/(8*)/1 (22 22 1 TTTKKCTTTKKCnnndonnndo 通常取 1， 取 0.707，可由自己设定的快捕带得到，doKKK nT 为抽样间隔，经计算然后可以求得两参数。

4.2. NCO在介绍 NCO 的设计之前先介绍一下 DDS 算法4.2.1. DDS 算法算法NCO 一般采用数字相位综合技术（DDS） ，该技术主要是由时钟驱动读取三角函数表，基于 DDS 的 NCO 结构如下图所示：相位累加三角函数发 生器一个 N 位字长相位累加器的 DDS 的基本结构图如下所示：N 位 全加 器锁存器三角波形 存储器D/ALPF以单频信号说明 DDS 的工作原理，信号为)(cos)2cos()(tUtfUtsooo为初始相位（即前述信号的相位初始值）to以采样频率对信号进行采样，得到离散相位序列sfssoso ffTfkTfk/22k2)(o即连续两次采样间的相位增量，控制可控制输出信号的频率现将正弦函数一周期的相位进行等分，当用 N 位字长的2相位累加器时，最小等分量为，若每次相位增量取 ，N2/2得到的最低频率增量为，若频率控制字为N min2/2/ssofTfM，则可得到输出信号频率增量为可以预见，N2/M2/MssfT 若 M 越大，则相位累加幅度就越大，输出频率也就向目标频率变化越快，落到锁相环范围内捕获时间也就越小。

4.2.2. 设计原理设计原理这样就可以清楚地得到 NCO 的数学模型设 NCO 的自由振荡频率为，，在相位累加器的字长为 N、采样频率为of0)0(2确定的情况下，可确定所用 DDS 频率控制字的初始值和初始sf相位分别为和，根据环路工soffM/2osooffM/22/2N作原理，数字环路滤波器输出的控制电压加到 NCO 的控制端，来调整输出频率，即当数字环路滤波器输出的数字控制电压为时，相应的频率控制字变化量就为，NCO 输出频)(kuc)(kuMc率和输出相位为：NN2/2/MfMffsosout)()(kk)()(''kuKMKkcoo式中，，定义为 NCO 的频率控制增N2/2)(MkN2/2sofK益，单位为 rad/(sV)NCO 相当于一相位累加器，即一差分方程，转换到 Z 域，其传递方程即为)1/()()(11' 2zzKkukoc由此，便可以构造其仿真模型，仿真图如下所示5. 仿真模型及所遇到的问题仿真模型及所遇到的问题5.1. 无噪声模型无噪声模型锁相环 simulink 仿真图如下所示参数设置如表所示：输入信号频率110e3HZ采样频率300e3HZn2*pi*10e3K02C18.8844e+004C21.3159e+004Simulation time0.002s运行模型后得到输入与输出频谱图比较如下：动态看，NCO 输出信号品率将从 100e3HZ 快速牵引到110e3HZ，但是有杂波存在，而输出与输入有 20dB 的差别，所以也可接受。

和分别的波形波如下：)(kud)(kuc这样可以较清楚看到捕获时间为 0.0001s 左右，理论计算值为1.1256e-005，还是存在差别，这个问题还有待研究总体而言，此仿真已起到了数字锁相环仿真的效果，输出信号跟上了输入信号的相位，并有较好的稳定性，入锁之后能够保持同步为了更好的看到和的入锁稳定过程图，和更好的)(kud)(kuc达到入锁效果，我们必须修改参数来达到预想效果，新参数设置如下：输入信号频率110e3HZ采样频率300e3HZn2*pi*10e3K02*3e3C18.4424e+004/300e3C21.3159e+004/300e3Simulation time0.125s和的波形如下：)(kud)(kuc我们这时可以非常清楚的看到在 0.122s 时达到稳定，此时锁相环快捕入锁NCO 输出频谱图为：杂波较之前的仿真要轻，所以猜测因为 K0 的影响当完全稳定后 NCO 的输出频谱为：问题：频偏改变与入锁时间是否有关系5.2. 加入噪声的仿真及其结果加入噪声的仿真及其结果其模型图为：分别在信噪比-10dB、0dB、10dB、100dB 的情况下进行仿真（四种情况采用改进后的参数设置） 。

5.2.1.SNR = -10dB在此情况下，环路在极短时间内入锁，但很快又会失锁，NCO输出信号频率非常不稳定，锁相环无法正常工作5.2.2.SNR = 0dB仿真时间为 0.161，和的波形及输入输出信号频谱如下：)(kud)(kuc可以看到，在 0.16s 的时候，环路入锁，仿真时间变为 inf 时，将保持稳定而在-5dB 时，在 0.065s 左右入锁，并保持稳定5.2.3.SNR = 10dB仿真时间定为 0.15s，和的波形及输入输出信号稳定后)(kud)(kuc的频谱如下：在 0.15s 左右，环路入锁，然后保持稳定5.2.4.SNR = 100dB此情况相当于无噪声情况，环路很快入锁，锁定时间为 0.122，然后将保持稳定通过实验，当 SNR 高于 10dB 时，均在 0.122s 左右入锁，低于-8dB，锁相环将不能正常工作在-5dB 到 5dB 之间，环路也将入锁，并保持稳定工作，但无明显规律。