集成电路课程设计报告-74HC138芯片设计.doc

课 程 设 计 课程名称 集成电路课程设计 题目名称 74HC138译码器芯片设计 学生学院 材料与能源学院 专业班级 学 号 学生姓名 刘旭波 指导教师 2012年 6 月 28 日目录【摘要】 - 3 -1. 设计目的与任务 - 4 -2. 设计要求及内容 - 4 -3. 设计方法及分析 - 5 -3.1 74HC138芯片简介 - 5 -3.2 工艺和规则及模型文件的选择 - 6 -3.3 电路设计 - 7 -3.3.1 输出级电路设计 - 7 -3.3.2． 内部基本反相器中的各MOS 尺寸的计算 - 9 -3.3.3． 四输入与非门MOS尺寸的计算 - 10 -3.3.4． 三输入与非门MOS尺寸的计算 - 11 -3.3.5． 输入级设计 - 12 -3.3.6． 缓冲级设计 - 13 -3.3.7． 输入保护电路设计 - 15 -3.4. 功耗与延迟估算 - 16 -3.4.1. 模型简化 - 16 -3.4.2. 功耗估算 - 17 -3.4.3. 延迟估算 - 18 -3.5. 电路模拟 - 19 -3.5.1 直流分析 - 20 -3.5.2 瞬态分析 - 22 -3.5.3 功耗分析 - 23 -3.6. 版图设计 - 24 -3.6.1 输入级的设计 - 25 -3.6.2 内部反相器的设计 - 25 -3.6.3 输入和输出缓冲门的设计 - 26 -3.6.4 三输入与非门的设计 - 27 -3.6.5 四输入与非门的设计 - 27 -3.6.6 输出级的设计 - 28 -3.6.7 调用含有保护电路的pad元件 - 28 -3.6.8 总版图 - 28 -3.7. 版图检查 - 28 -3.7.1 版图设计规则检查（DRC） - 29 -3.7.2 电路网表匹配（LVS）检查 - 29 -3.7.3 后模拟 - 30 -3.7.4 版图数据的提交 - 31 -4. 经验与体会 - 31 -5. 参考文献 - 32 -附录A：74HC138电路总原理图 - 33 -附录B：74HC138 芯片版图 - 34 -附录C：74HC138 芯片版图(未加焊盘) - 35 -【摘要】 现代社会正在飞速的发展，集成电路已经成为现代科技发展的支柱产业，现代技术产业的心脏，可以说，没有集成电路，就没有现代社会。

集成电路发展迅猛，按功能结构分类集成电路可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类按制作工艺分类集成电路可分为半导体集成电路和膜集成电路按集成度高低分类集成电路可分为 SSI小规模集成电路、MSI中规模集成电路、LSI大规模集成电路、VLSI超大规模集成电路、ULSI特大规模集成电路、GSI 巨大规模集成电路也被称作极大规模集成电路或超特大规模集成电路其中3-8译码器是集成电路设计中一个典型的芯片，集成电路设计方法、原理和流程是可以从中体现出来关键词】：集成电路设计 74HC138 Tranner Pro 版图 1. 设计目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计的基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片的系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法2. 设计要求及内容2.1 器件名称3-8线译码器的74HC138芯片2.2 要求的电路性能指标(1) 可驱动10个LSTTL电路（相当于15pF电容负载）；(2) 输出高电平时， ， (3) 输出底电平时，，(4) 输出级充放电时间，(5) 工作电源5V，常温工作，工作频率，总功耗。

2.3 设计内容(1) 功能分析及逻辑设计；(2) 电路设计；(3) 估算功耗与延时；(4) 电路模拟与仿真；(5) 版图设计（全手工、层次化设计）；(6) 版图检查：DRC与LVS；(7) 后仿真(选做)；(8) 版图数据提交2.4 设计要求(1) 按题目要求，独立完成设计全过程；(2) 设计时使用的工艺及设计规则；(3) 根据所用的工艺，选取合理的模型库，使用其参数进行相关计算；(4) 选用以lambda(λ)为单位的设计规则3. 设计方法及分析3.1 74HC138芯片简介 74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列 　　74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器它的管脚图如图3-1所示，其逻辑真值表如表3-1所示。

图3-1 74HC138引脚图表3-1 74HC138真值表INPUTS 输入Outputs输出ENABLE 使能ADDRESS地址E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7XXHXXXHHHHHHHHLXXXXXHHHHHHHHXHXXXXHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL74HC138逻辑表达式： 　　 　　　 74HC138的逻辑图如图3-2所示：图3-2 74HC138逻辑图3.2 工艺和规则及模型文件的选择 根据设计要求，选取ORBIT: orbtp12 作为工艺及设计规则，从orbtp12.tdb文件可知： Technology: 1.2u (Lambda = 0.6um) / N-well (P122P2M)，本设计采用的参数如下： 根据所选择的工艺，本设计选取的CMOS流程元件模型文件ml2_125.md，使用其参数进行相关计算 ml2_125.md模型文件的参数如下所示：3.3 电路设计3.3.1 输出级电路设计 根据要求，输出级等效电路如图3-3所示，输入Vi为前一级的输出，可认为是理想的输出，即。

图3-3 输出级等效电路(1) 输出级N管的计算 当输入为高电平时，输出为低电平，N管导通，后级TTL有较大的灌电流输入，要求，，依据MOS管的理想电流统一方程式：可以求出的值其主要计算如下:= =12.51≈13(2) 输出级P管的计算 当输入为低电平时，输出为高电平，P管导通同时要求N管和P管的充放电时间，分别求这两个条件下的极限值，然后取大者①　 以,为条件计算极限值，用MOS管理想电流方程统一表达式：可以求出的值其主要计算如下： 　 ②　 以为条件计算的极限值N管和P管的充放电时间和表达式分别为 其计算过程如下：由，故有=令 在两种方法中，因为‚中的大于中的，故取方法‚中计算的结果，即 3.3.2． 内部基本反相器中的各MOS 尺寸的计算 内部基本反相器如图3-4所示，它的N管和P管尺寸依据充放电时间和方程来求关键点是先求出式中的(即负载)图3-4 内部反相器它的负载由以下内部反相器的负载由Cl以下三部分电容组成：①本级漏极的PN结电容；②下级的栅电容；③连线杂散电容①本级漏极PN结电容计算 其中是每的结电容，是每的周界电容，b为有源区宽度，可从设计规则获取。

因为本设计版图中，最小孔尺寸为，孔与多晶硅栅的最小间距为，孔与有源区边界的最小间距为，则取 总的漏极PN结电容应是P管 的和N管的总和，即： ②栅电容Cg计算 此处和为与本级漏极相连的下一级N管和P管的栅极尺寸，近似取输出级的和值③连线杂散电容Cs 一般CPN＋Cg≈10CS，可忽略CS作用所以，内部基本反相器的总负载电容为上述各电容计算值之和将数据代入上面公式得， 根据和的计算式及条件，计算出和取，由方程，代入数据有：又有，即 ，代入上式解得 取整数，得到 3.3.3． 四输入与非门MOS尺寸的计算 四输入与非门的电路如图3-5所示根据截止延迟时间和导通延迟时间  的要求，在最坏情况下，必须保证等效N管、P管的等效电阻与内部基本反相器的相同，这样四输入与非门就相当于内部基本反相器了因此，N管的尺寸放大4倍，而P管尺寸不变，即：代入内部反相器的宽长比，可以算出逻辑MOS尺寸：图3-5 四输入与非逻辑门电路3.3.4． 三输入与非门MOS尺寸的计算同理可以计算三输入与非门的尺寸，其逻辑电路图如图3-6所示N管的尺寸放大4倍，而P管尺寸不变，即：图3-6 三与非逻辑门电路代入内部反相器的宽长比，可以算出逻辑MOS尺寸：3.3.5． 输入级设计由于本电路是与TTL兼容，TTL的输入电平可能为，如果按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。

故采用图3-7所示的电路，通过正反馈的P2作为上提拉管，使较快上升，减小功耗，加快翻转速度图3-7 输入级电路①　 提拉管P2的（W/L）P2计算为了节省面积，同时又能使较快上升，取理论上，这里取而且为了方便画图，这里就去②　 CMOS 反相器P1管的计算此P1管应取内部基本反相器的尺寸因此这里取 ③　 CMOS 反相器N1管的计算由于要与TTL电路兼容，而TTL的输出电平在0.4～2.4V之间转换，因此要选取反相器的状态转变电平：又知：代入数据，有 3.3.6． 缓冲级设。