AltiumDesigner课件第10章.ppt

第10章 信号完整性分析信号完整性分析n信号完整性分析就是研究信号传输过程中的变形问题随着电子技术的飞速发展，PCB电路板变得越来越复杂，功能也越来越强大设计人员想要设计出优秀的电路板，就必须要考虑PCB板的信号完整性因此对PCB板进行信号完整性分析就显得十分必要，传输延迟、信号质量、反射、串扰等是每个设计人员在进行PCB设计时必须考虑的问题nAltium Designer中提供了信号完整性分析的工具，系统自带的信号分析算法采用了验证的方法进行计算，保证了分析结果的可靠性对电路板进行信号完整性分析，可以尽早发现电路板潜在的问题，在设计产品投入生产之前就发现高速电路设计时比较棘手的EMC/EMI等问题在 Altium Designer中集成了信号完整性工具，帮助用户利用信号完整性分析获得一次性成功并消除盲目性，以缩短研制周期和降低开发成本信号完整性简介nAltium公司引进了世界EMC专业公司INCASES的先进技术，在 Altium Designer中集成了信号完整性工具，帮助用户利用信号完整性分析获得一次性成功，消除盲目性，以缩短研制周期和降低开发成本nAltium Designer包含一个高级的信号完整性仿真器，能分析PCB设计和检查设计参数，测试过冲、下冲、阻抗和信号斜率。

如果PCB上任何一个设计要求(设计规则指定)有问题，即可对PCB进行反射或串扰分析，以确定问题所在nAltium Designer的信号完整性分析与PCB设计过程为无缝连接，该模块提供了极其精确的板级分析，能检查整板的串扰、过冲/下冲、上升/下降时间和阻抗等问题在PCB制造前，用最小的代价来解决高速电路设计带来的EMC/EMI(电磁兼容/电磁抗干扰)等问题信号完整性简介nAltium Designer的信号完整性分析模块具有如下特性：n设置简便，可以和在PCB编辑器中定义设计规则一样，定义设计参数(阻抗等)n通过运行DRC(设计规则检查)，快速定位不符合设计要求的网络n无需特殊经验要求，可在PCB中直接进行信号完整性分析n提供快速的反射和串扰分析n利用I/O缓冲器宏模型，无需额外的spice或模拟仿真知识n完整性分析结果采用示波器形式显示n成熟的传输线特性计算和并发仿真算法n用电阻和电容参数值对不同的终止策略进行假设分析，并可对逻辑系列快速替换信号完整性简介nAltium Designer的信号完整性分析模块中的I/O缓冲器模型具有如下特性：n宏模型逼近，使仿真更快更精确n提供IC模型库，包括校验模型。

n模型同INCASES EMC-WORKBENCH兼容n自动模型连接n支持 I/O缓冲器模型的IBIS2工业标准子集n利用完整性宏模型编辑器可方便、快速地自定义模型n引用数据手册或测量值信号完整性模型 n信号完整性分析是建立在元件的模型基础之上的，这种模型就称为Signal Integrity模型，简称SI模型n很多元件的SI模型与相应的原理图符号、封装模型、仿真模型等一起，被系统存放在集成库文件中，包括IC（集成电路）、Resistor（电阻类元件）、Capacitor（电容类元件）、Connector（连接器类元件）、Diode（二极管类元件）以及BJT（双极性三极管类元件）等需要进行信号完整性分析时，用户应为设计中所用到的每一个元件设置正确的SI模型IBIS模型文件的下载及添加 n登陆Altera公司的网站http://www.A，在其下载中心处下载相应的IBIS模型文件“max2.zip”n双击所放置的元件“EPM240F100C4N”，打开【元件属性】对话框在【Models】栏中，可以看到没有信号完整性模型单击下面的“添加”按钮，在弹出的【添加新模型】窗口中选择“Signal Integrity” 。

IBIS模型文件的下载及添加n单击“确定”按钮后，打开【Signal Integrity Model】窗口，该窗口显示了元件的IBIS模型文件有关信息：“File not found”n单击窗口中的“Update IBIS File”按钮，则系统弹出【打开】窗口，供设计者查找所需的IBIS模型文件“Max2.ibs” IBIS模型文件的下载及添加n单击“打开”按钮后，该IBIS模型文件被成功添加，系统弹出相应的更新提示框同时，在【Signal Integrity Model】窗口中显示出了添加的IBIS模型文件有关信息n单击“OK”按钮关闭提示框单击“OK关闭【Signal Integrity Model】窗口，返回原理图编辑环境可以看到在【元件属性】对话框的【Models】栏中，信号完整性模型已被添加执行【设计】/【Update PCB Document】命令，可将该更新同步到PCB文件中 分析过程中的SI模型设定n打开一个要进行信号完整性分析的工程n在原理图编辑环境中，执行【工具】/【信号完整性】命令，或者，在PCB编辑环境中，执行【工具】/【信号完整性】命令，开始运行信号完整性分析器，若设计文件中存在没有设定SI模型的元件，则系统会弹出错误信息提示框。

IBIS模型文件的下载及添加n单击该提示框中的“Model Assignments…”按钮，会打开SI模型配置的显示窗口，显示每一元件的SI模型及其所对应的配置状态，供用户查看或修改IBIS模型文件的下载及添加n双击某一元件标识，会打开相应的【Signal Integrity Model】对话框用户可进行元件SI模型的重新设定，包括模型名称、描述、类型、技术、数值，并可编辑管脚模型、设置元器件排列或导入IBIS模型文件等IBIS模型文件的下载及添加n显示窗口中，在【类型】栏或【值/类型】栏中单击，可直接进行单项的编辑如：在本例中，我们选择某一元件RA1，单击其被红色高亮标记的【值/类型】栏，会打开【元器件排列编辑器】IBIS模型文件的下载及添加nRA1是一个电阻排元件，进行管脚的重新排列后，单击“确定”按钮返回显示窗口此时，对应的【状态】栏中显示出“User Modified”的信息，同时右边的【更新原理图】复选框也被选中，等待用户更新原理图n单击窗口左下方的“更新到模型原理图”按钮，即可将修改后的模型信息更新到原理图中，此时对应的【状态】栏中会显示“Model Saved”（模型已保存）的状态信息。

信号完整性的设计规则 n与自动布局和自动布线的过程类似，在PCB板上进行信号完整性分析之前，也需要先对有关的规则加以合理设置，以便准确检测出PCB板上潜在的信号完整性问题n信号完整性分析的规则设置是通过【PCB规则及约束编辑器】对话框来进行的执行【设计】/【规则】命令，打开【PCB规则及约束编辑器】对话框在左边目录区中，单击【Signal Integrity】前面的符号展开，可以看到信号完整性分析的规则共有13项设置时，在相应项上单击鼠标右键，添加新规则，之后可在新规则界面中进行具体设置信号完整性的设计规则nSignal Stimulus（激励信号） 【约束】区域内，需要设置的有如下几项：【Stimulus类型】：激励信号类型设置有3种选择：“Constant Level”（常数电平即直流信号）、“Single Pulse”（单脉冲信号）和“Periodic Pulse”（周期性脉冲信号），系统默认设置为“Single Pulse”开始级别】：激励信号初始电平设置有2种选择：“Low Level”（低电平）和“High Level”（高电平）开始时间】：激励信号开始时间设置停止时间】：激励信号停止时间设置。

时间周期】：激励信号周期设置信号完整性的设计规则nOvershoot-Falling Edge（信号过冲下降沿） 【约束】区域内，只需要设置最大过冲值的具体数值，即【最大〔Volts〕】， 系统默认单位是伏特信号完整性的设计规则nOvershoot-Rising Edge（信号过冲上升沿）n该规则与上面的【Overshoot-Falling Edge】规则相对应，主要用于设置信号上升边沿所允许的最大过冲值，即高于信号基值的最大阻尼振荡在【约束】区域内，同样只需设置最大过冲值的具体数值即可信号完整性的设计规则nUndershoot-Falling Edge（信号下冲下降沿）n该规则主要用于设置信号下降边沿所允许的最大下冲值，即下降边沿上高于信号基值的最大阻尼振荡，具体数值在【约束】区域内进行设置信号完整性的设计规则nUndershoot-Rising Edge（信号下冲上升沿）n该规则主要用于设置信号上升边沿所允许的最大下冲值，具体数值在【约束】区域内进行设置信号完整性的设计规则nImpedance（阻抗）n该规则用于设置电路允许阻抗的最大值和最小值 信号完整性的设计规则nSignal Top Value（信号高电平）n该规则用于设置信号在高电平状态下所允许的最小稳定电压值 信号完整性的设计规则nSignal Base Value（信号基准）n该规则用于设置信号基值电压的最大值 信号完整性的设计规则nFlight Time-Rising Edge（飞行时间上升沿）n该规则用于设置信号上升边沿的最大延迟时间，一般指上升到信号设定值的50%时所需要的时间，具体数值可在【约束】区域内进行设置，系统默认单位为秒 nFlight Time- Falling Edge（飞行时间下降沿）n该规则用于设置信号下降边沿的最大延迟时间，一般指实际的输入电压到阈值电压之间的时间，具体数值在【约束】区域内进行设置 信号完整性的设计规则nSlope-Rising Edge（上升沿斜率）n该规则用于设置信号的上升沿从阈值电压上升到高电平电压所允许的最大延迟时间。

信号完整性的设计规则nSlope- Falling Edge（下降沿斜率）n该规则用于设置信号的下降沿从阈值电压下降到低电平电压所允许的最大延迟时间 进行信号完整性的分析n在初步了解了信号完整性分析的基本概念以及有关的规则以后，下面我们来看一下如何进行基本的信号完整性分析n信号完整性分析可以分为两步进行：第一步是对所有可能需要进行分析的网络进行一次初步的分析，从中可以了解到哪些网络的信号完整性最差；第二步是筛选出一些关键信号进行进一步的分析，以达到设计优化的目的，这两步的具体实现都是在信号完整性分析器中进行的启动信号完整性分析器 n在PCB编辑环境中，设置了信号完整性分析的有关规则之后，执行【工具】/【信号完整性】命令，系统开始运行信号完整性分析器，弹出如前面图10-5所示的提示框n单击该提示框中的按钮，打开SI模型配置显示窗口，根据提示，进行元件SI模型的设定或修改n更新到原理图中之后，单击SI模型配置显示窗口中的按钮，则打开【SI设置选项】对话框同时，在工作窗口的右下角面板标签处将会出现一个标签，意味着已启动了信号完整性分析器n单击【SI设置选项】对话框中的按钮，系统即开始进行信号完整性分析。

分析完毕会打开【信号完整性】状态窗口状态窗口介绍 n终端补偿n在右侧的【端接方式】区域中，Altium Designer系统给出了8种不同的终端补偿策略以消除或减小电路中由于反射和串扰所造成的信号完整性问题nNo Terminationn无终端补偿该方式中，直接进行信号的传输，对终端不进行补偿，是系统的默认方式状态窗口介绍nParallel Res to GNDn接地端并阻补偿与电源VCC端并阻补偿方式类似，这也是终止线路信号反射的一种比较好的方法同样，由于有电流流过，会导致高电平电压的降低状态窗口介绍nParallel Res to VCC& GNDn电源端与地端同时并阻补偿该方式将电源端并阻补偿与接地端并阻补偿结合起来使用，适用于TTL总线系统，而对于CMOS总线系统则一般不建议使用 状态窗口介绍nParallel Schottky Dioden并联肖特基二极管补偿在传输线终结的电源和地端并联肖特基二极管可以减少接收端信号的过冲和下冲值大多数标准逻辑集成电路的输入电路都采用了这种补偿方式串扰分析 n菜单命令n对于信号完整性分析器的设置主要通过【信号完整性】状态窗口中的菜单命令来完成。

单击按钮或在左侧窗口中单击鼠标右键，都会打开命令菜单串扰分析n【Select Net】:选择网络执行该命令，会将左侧窗口中某一选中的网络添加到右侧的【网络】区域中n【Details】:详细执行该命令，系统会打开如图所示的窗口，用于显示某一选中网络的详细分析结果，包括元件数量、导线长度以及根据所设定的分析规则得出的各项数值等串扰分析n【Show/Hide Columns】:显示/隐藏纵向栏该命令用于选择设置左侧窗口中的显示内容对于不需要的内容，选择隐藏即可 n【Preferences】:优先设定执行该命令，用户可以在打开的【信号完整性参数选项】对话框中设置信号完整性分析的相关选项该对话框中有若干选项卡，不同的选项卡中设置内容是不同的在信号完整性分析中，用到的主要是【配置】选项卡，可设置信号完整性分析的总时间、步长以及串扰分析时传输线间相互影响的距离串扰分析n【Set Tolerances】:设置容差执行该命令后，系统会弹出【设置扫描分析公差】对话框串扰分析n在规则中设置容差n单击【设置扫描分析公差】对话框中的按钮，打开【PCB规则及约束编辑器】对话框n选中【Signal Integrity】下的【Undershoot-Falling Edge】规则，执行【新规则】命令，新建一个【UndershootFalling】子规则。

n单击新建的【UndershootFalling】子规则，打开相应的设置窗口，进行设置串扰分析n设置完毕，返回【设置扫描分析公差】对话框中可以看到刚才所设置的规则及优先权串扰分析n串扰分析的波形显示 n在【信号完整性】状态窗口中选择2个网络，如“NCS3”和“NCS4”，分别双击，将其移入右侧的【网络】区域中n在“NCS4”上单击鼠标右键，执行右键菜单中的【Set Aggressor】命令，将其设置为干扰源串扰分析n单击“Crosstalk Waveforms…”按钮，系统开始进行串扰分析分析结束，系统自动进入仿真编辑环境中，相应串扰分析的波形被显示在窗口中 信号完整性中的反射分析 n打开工程“Mixer.PrjPCB”中PCB设计文件“Mixer_Routed.PCBDOC”，进入PCB设计环境中n执行【设计】/【规则】命令，打开【PCB规则及约束编辑器】对话框选中【Signal Integrity】下的【Signal Stimulus】规则，执行【新规则】命令，新建一个【SignalStimulus】子规则n单击新建的【SignalStimulus】子规则，打开设置窗口，设置【Stimulus类型】为“Periodic Pulse”，其余采用系统的默认设置。

信号完整性中的反射分析n选中【Signal Integrity】下的【Supply Nets】规则，执行【新规则】命令，新建一个【SupplyNets】子规则打开设置窗口，在【Where The First Object Matches】中选择“网络”，单击按钮，在下拉列表框中选择“+15V”，在【约束】区域内设定【电压】值为“15V” n新建一个【SupplyNets】子规则，在【约束】区域内设定【电压】值为“-15V”再新建一个【SupplyNets】子规则设置接地网络信号完整性中的反射分析n执行【设计】/【层叠管理】命令，打开【层堆栈管理器】，进行PCB板层结构及参数的有关设置，如工作层面的厚度、导线的阻抗特性等这里，我们采用系统的默认设置即可 信号完整性中的反射分析n执行【工具】/【信号完整性】命令，系统开始运行信号完整性分析器，弹出如前面图10-5所示的提示框n单击该提示框中的按钮，打开如前面图10-6所示的SI模型配置显示窗口，进行元件SI模型的设定或修改n更新到原理图中之后，单击SI模型配置显示窗口中的按钮，打开【SI设置选项】对话框，进行选项设定本例中，采用系统默认设置即可。

n单击【SI设置选项】对话框中的按钮，系统即开始进行信号完整性分析信号完整性中的反射分析n分析完毕，【信号完整性】状态窗口被打开选中某一网络，单击鼠标右键，在弹出的菜单中执行【Details】命令，可以查看相关的详细信息信号完整性中的反射分析n双击网络“NetC5_1”，将其移入右边的【网络】区域中单击“Reflection Waveforms…”按钮，系统开始运行反射分析，反射分析后的波形 信号完整性中的反射分析n单击窗口右下角面板标签处的“Editor”按钮，在弹出的菜单中选择【信号完整性】，返回【信号完整性】窗口中n在【端接方式】区域中，使能“Serial Res”，并设置电阻的阻值范围，最小为“25Ω”，最大为“100Ω”使能【执行扫描】，扫描步数采用系统的默认值“10”n单击“Reflection Waveforms…”按钮后，分析波形 信号完整性中的反射分析n在【信号完整性】窗口中直接输入一个具体的串接电阻值“47Ω”， 不使能【执行扫描】，以便更清楚地比较串接电阻前后的信号波形变化n单击“Reflection Waveforms…”按钮后，反射波形如图所示图中有两条曲线，浅色曲线是没有串接电阻时的波形，而深色曲线则是串接了47欧电阻后的信号波形，波形中的过冲现象已明显减小，上升沿及下降沿变得平滑。

思考与练习1.概念题（1）什么叫做信号完整性？其主要表现形式有哪几种？ （2）简要介绍添加信号完整性模型的方法3）信号完整性设计规则有哪些？（4）为了消除或减小电路中由于反射和串扰所造成的信号完整性问题，Altium Designer系统提供了哪几种不同的终端补偿策略？2.操作题（1）了解信号完整性分析的各项规则内容并练习设置2）打开“C：\Program Files\Altium Designer Summer 09\Examples\Signal Integrity\ Simple FPGA”目录下的工程“SimpleFPGA_SI_Demo.PrjPCB”，查看其信号完整性分析，并比较不同的端接策略对于减少反射的影响所起的作用有何不同。