QuartusII使用教程1PPT课件.ppt

学习情境二：学习情境二：QuartusIIQuartusII原理图输入法原理图输入法2021/6/7技技术术》》1主要内容主要内容§项目任务项目任务§项目目标项目目标§实施步骤实施步骤§相关知识相关知识§评价与总结评价与总结2021/6/7技技术术》》2绵阳职业技术学院绵阳职业技术学院 信息工程系信息工程系A. A. 项目任务项目任务 【【要求要求】】 应用原理图方法设计八位二进制加法器应用原理图方法设计八位二进制加法器 【【知识点知识点】】l应用原理图方法设计八位二进制加法器应用原理图方法设计八位二进制加法器l理解理解 Quartus II原理图输入法原理图输入法l掌握掌握 Quartus II原理图层次化设计方法原理图层次化设计方法l理解理解 Quartus II器件编程器件编程 【【重点和难点重点和难点】】 应用原理图方法设计八位二进制加法器应用原理图方法设计八位二进制加法器下一页2021/6/7技技术术》》4§2.1 工作任务的陈述与背景工作任务的陈述与背景 §2.2 完成工作任务的引导完成工作任务的引导§2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能§2.4 小结小结上一页2021/6/7技技术术》》5一、任务的陈述一、任务的陈述 设计一个八位二进制加法器设计一个八位二进制加法器:要求在要求在Quartus II 8.1软件平台上用原软件平台上用原理图方式和层次化方法设计出一个八位二进制加法器，并通过编译及仿理图方式和层次化方法设计出一个八位二进制加法器，并通过编译及仿真检查设计结果。

真检查设计结果二、任务的背景二、任务的背景 加法器是数字系统中的基本逻辑器件，也是最基本的数字算法，无论加法器是数字系统中的基本逻辑器件，也是最基本的数字算法，无论乘法、减法、除法或乘法、减法、除法或FFT运算最终也要分解为加法运算因此，加法器运算最终也要分解为加法运算因此，加法器的设计是一个最基础的设计之一的设计是一个最基础的设计之一§2.1 §2.1 工作任务的陈述与背景工作任务的陈述与背景 返 回2021/6/7技技术术》》6下一页§2.2 §2.2 完成工作任务的引导完成工作任务的引导 一、资讯一、资讯 为了完成八位二进制加法器的设计，首先要进行以下几点的准备工作为了完成八位二进制加法器的设计，首先要进行以下几点的准备工作: 1.了解加法器及相关基本知识了解加法器及相关基本知识 ①①半加器的定义、真值表、逻辑表达式、元件符号半加器的定义、真值表、逻辑表达式、元件符号; ②②全加器的定义、真值表、逻辑表达式、元件符号全加器的定义、真值表、逻辑表达式、元件符号; ③③多位加法器的构成方式、特点多位加法器的构成方式、特点 通过对加法器相关知识的阅读和分析，思考用于什么方式进行八位二进制通过对加法器相关知识的阅读和分析，思考用于什么方式进行八位二进制加法器的设计。

加法器的设计 2. Quartus ⅡⅡ 8.1软件的基本使用软件的基本使用 查阅相关书籍、网页资料，掌握查阅相关书籍、网页资料，掌握QuartusⅡⅡ8.1软件的基本使用方法软件的基本使用方法 2021/6/7技技术术》》7下一页上一页 3.理解层次化设计的方法理解层次化设计的方法 为了使设计八位的二进制加法器变得容易理解且易于设计，那么采用层次为了使设计八位的二进制加法器变得容易理解且易于设计，那么采用层次化的方法设计就能使设计变得条理清晰，简单易懂，如何用化的方法设计就能使设计变得条理清晰，简单易懂，如何用QuartusⅡⅡ8.1软件进行层次化设计以及设计原理图的时候，如何把层次的关系理好，这是软件进行层次化设计以及设计原理图的时候，如何把层次的关系理好，这是一个要思考的问题一个要思考的问题 二、计划二、计划 根据上节中的知识，制订设计方案如根据上节中的知识，制订设计方案如图图2-1所示三、决策三、决策 从方案上看，设计方案至少有从方案上看，设计方案至少有3种，下面来对这种，下面来对这3种方案进行分析种方案进行分析: 一般来说，多位加法器的构成方式主要分为并行进位和串行进位两种。

并一般来说，多位加法器的构成方式主要分为并行进位和串行进位两种并行进位一般来说速度快、占用资源多行进位一般来说速度快、占用资源多;而串行进位一般速度慢、而串行进位一般速度慢、§2.2 §2.2 完成工作任务的引导完成工作任务的引导2021/6/7技技术术》》8下一页占用资源少同时实验表明，四位二进制并行加法器和串行级联加法器占占用资源少同时实验表明，四位二进制并行加法器和串行级联加法器占用几乎相同的资源这样，多位数加法器由四位二进制并行加法器级联构用几乎相同的资源这样，多位数加法器由四位二进制并行加法器级联构成是较好的选择因此，采取第一种方案是实际设计中较好的选择，但是，成是较好的选择因此，采取第一种方案是实际设计中较好的选择，但是，由于本书的是针对初学者，考虑到浅显易懂的宗旨，我们在设计的时候主由于本书的是针对初学者，考虑到浅显易懂的宗旨，我们在设计的时候主要介绍第一种设计方法，只在章节后对第一种设计方法作简略的介绍要介绍第一种设计方法，只在章节后对第一种设计方法作简略的介绍四、实施四、实施 ①①根据第一种设计方案，首先，制作底层半加器，根据数字电路中组根据第一种设计方案，首先，制作底层半加器，根据数字电路中组合逻辑电路的设计方法，根据定义，列真值表，写逻辑表达式，画出它的合逻辑电路的设计方法，根据定义，列真值表，写逻辑表达式，画出它的逻辑电路图，然后用原理图方式逻辑电路图，然后用原理图方式(软件的使用，请参看本书软件的使用，请参看本书3.3示节示节)进行半进行半加器的设计。

如加器的设计如图图2-2所示§2.2 §2.2 完成工作任务的引导完成工作任务的引导上一页2021/6/7技技术术》》9 编译通过后，生成半加器的元件符号编译通过后，生成半加器的元件符号(图图2-3)，以便设计全加器时调用以便设计全加器时调用 ②②同理，再进行一位全加器的设计，如同理，再进行一位全加器的设计，如图图2-4所示 编译后，生成全加器的元件符号编译后，生成全加器的元件符号(图图2-5)，以便设计八位加法器时调用以便设计八位加法器时调用 ③③采用串行进位的方式，进行八位二进制加法器的设计，如采用串行进位的方式，进行八位二进制加法器的设计，如图图2-6所示 编译正确后，即完成了八位二进制加法器的前期设计工作编译正确后，即完成了八位二进制加法器的前期设计工作下一页上一页§2.2 §2.2 完成工作任务的引导完成工作任务的引导2021/6/7技技术术》》10五、检查五、检查 QuartusⅡⅡ 8.1软件的编译工具，主要是检查原理图或程序语法上是否有软件的编译工具，主要是检查原理图或程序语法上是否有错误，但不能验证逻辑关系是否有错误，验证所设计的电路是否符合设计的错误，但不能验证逻辑关系是否有错误，验证所设计的电路是否符合设计的要求，需要利用仿真工具进行波形仿真。

下面对八位二进制加法器的各个底要求，需要利用仿真工具进行波形仿真下面对八位二进制加法器的各个底层模块和顶层模块进行仿真，以验证所设计的原理图逻辑上是否符合设计的层模块和顶层模块进行仿真，以验证所设计的原理图逻辑上是否符合设计的要求 半加器仿真波形如半加器仿真波形如图图2-7所示 全加器仿真波形如全加器仿真波形如图图2-8所示 八位二进制加法器仿真波形如八位二进制加法器仿真波形如图图2-9所示 可以看到，所设计的八位二进制加法器完全符合要求如果有条件，可以把可以看到，所设计的八位二进制加法器完全符合要求如果有条件，可以把源代码下载到硬件中做最后的验证源代码下载到硬件中做最后的验证下一页上一页§2.2 §2.2 完成工作任务的引导完成工作任务的引导2021/6/7技技术术》》11六、评六、评估估 采用串行进位的方式所设计的八位采用串行进位的方式所设计的八位二二进制加法器在编译后，可以看到它进制加法器在编译后，可以看到它的延时情况，如的延时情况，如图图2-10所所示示 可可以看到，比如以看到，比如管管脚脚 a[0] 到到管管脚脚 sum [7] 产生了产生了20.501 ns的延时，那么，的延时，那么，之前我们讨论到，采用之前我们讨论到，采用图图2-1所示的方法一进行的八位二进制加法器的设计是所示的方法一进行的八位二进制加法器的设计是最优的设计方案，下面，简单介绍方案一的设计方法，并与方案一进行比较，最优的设计方案，下面，简单介绍方案一的设计方法，并与方案一进行比较，以突出优劣。

以突出优劣 首先，进行四位并行加法器的设计，逻辑图如首先，进行四位并行加法器的设计，逻辑图如图图2-11所示 使用使用Quartus ⅡⅡ8.1软件，用原理图的方式设计出四位二进制并行加法器的软件，用原理图的方式设计出四位二进制并行加法器的电路图，如电路图，如图图2-12所示下一页上一页§2.2 §2.2 完成工作任务的引导完成工作任务的引导2021/6/7技技术术》》12返 回上一页 仿真的波形图如仿真的波形图如图图2-13所示 然后用串行的方式设计出八位二进制加法器的原理图，如然后用串行的方式设计出八位二进制加法器的原理图，如图图2-14所示 仿真的波形图如仿真的波形图如图图2-15所示 采用方案一所设计的八位二进制加法器的延时情况如采用方案一所设计的八位二进制加法器的延时情况如图图2-16所示 可以看到管脚可以看到管脚 A[0] 到管脚到管脚 S[7] 所产生的延时是所产生的延时是16.167 ns，与之前方案，与之前方案中相同管脚所产生的中相同管脚所产生的20.501 ns减少了减少了4.334 ns ，用两个四位并行加法器所，用两个四位并行加法器所构成的八位加法器所产生的延时示于用串行进位构成的八位加法器。

构成的八位加法器所产生的延时示于用串行进位构成的八位加法器§2.2 §2.2 完成工作任务的引导完成工作任务的引导2021/6/7技技术术》》13 一、一、QuartusⅡⅡ原理图输入法原理图输入法 应用数字逻辑电路的基本知识，使用应用数字逻辑电路的基本知识，使用QuartusⅡⅡ原理图输入法可非常方便原理图输入法可非常方便地进行数字系统的设计应用地进行数字系统的设计应用QuartusⅡⅡ原理图输入法，还可以把原有的使原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到用中示规模的通用数字集成电路设计的数字系统移植到FPGA或或CPLD中下面以一个二人表决器的设计为例说明下面以一个二人表决器的设计为例说明QuartusⅡⅡ原理图输入法的使用方法原理图输入法的使用方法 (一一)建立工程文件夹建立工程文件夹 1.新建一个文件夹作为工程项目目录新建一个文件夹作为工程项目目录 首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如目录，比如D:，只能是根，只能是根b录下的录下的b录，比如录，比如D:\EDA _book \code\Chapter3\BiaoJueQi。

下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》14 2.建立工程项目建立工程项目 运行运行Quartus ⅡⅡ软件，执行软件，执行File=>New Project Wizard 命令，建立工程，命令，建立工程，如如图图2-17所示 在在图图2-18界面中单击界面中单击Next按钮 在所弹出的在所弹出的图图2-19 New Project Wizard对话框中，填写对话框中，填写Directory，， Name, Top-Level Entity等项目其中第一、第二、第三个文本框分别是工程项目目等项目其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称录、项目名称和项目顶层设计实体的名称 单击单击Next按钮，出现添加工程文件的对话框，如按钮，出现添加工程文件的对话框，如图图2-20所示 若原来己有文件，可选择相应文件，这单直接单击若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择进行下一步，选择FPGA器件的型号，如器件的型号，如图图2-21所示。

所示下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》15 在在Family下拉框中，根据需要选择一种型号的下拉框中，根据需要选择一种型号的FPGA，比如，比如Cyclone系列系列FPGA然后在“Available devices:”中根据需要的中根据需要的FPGA型号选择型号选择FPGA型号，比如型号，比如“EP1C3T144C8”，注意在，注意在Filters一栏一栏中选中中选中“Show Advanced Devices”以显示所有的器件型号再单击以显示所有的器件型号再单击Next按钮，出现如按钮，出现如图图2-22所示对话框所示对话框 对于弹出的其他对于弹出的其他EDA工具的对话框，由于我们使用工具的对话框，由于我们使用Quartus ⅡⅡ的集的集成环境进行开发，因此不要作任何改动单击成环境进行开发，因此不要作任何改动单击Next进入工程的信息总概进入工程的信息总概对话框，如对话框，如图图2-23所示 单击单击Finish按钮就建立了一个空的工程项目按钮就建立了一个空的工程项目。

下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》16 (二二)编辑设计图形文件编辑设计图形文件 1.建立原理图文件建立原理图文件 执行执行File => New 命令，弹出新建文件对话框，如命令，弹出新建文件对话框，如图图2-24所示 如如图图2-25所示，所示，Quartus ⅡⅡ支持支持6种设计输入法文件种设计输入法文件: “ AHDL File ”，是，是AHDL文本文件文本文件; “Block Diagram/Schematic File ”，是流程图和原理图文件，简称原，是流程图和原理图文件，简称原理图文件理图文件; “EDIF File ”，是网表文件，是网表文件; “ SOPC Builder System ”，是可编程片上系统的编辑系统，是可编程片上系统的编辑系统; “ Verilog HDL File ”，是，是Verilog HDL文本文件文本文件; “ VHDL File ”，是，是VHDL文本文件。

文本文件下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》17 “Block Diagram/Schematic File”，按，按OK即建立一个空的原理图文件即建立一个空的原理图文件 执行执行File=> Save as命令，把它另存为文件名是命令，把它另存为文件名是“ BiaoJueQi”的原理的原理图文件，文件后缀为图文件，文件后缀为.bdf将“Add file to current project”选项选中，使选项选中，使该文件添加到刚建立的工程中去，如该文件添加到刚建立的工程中去，如图图2-26所示 2.编辑输入原理图文件编辑输入原理图文件 图形编辑界面如图形编辑界面如图图2-27所示，其右侧的空白处就是原理图的编辑区，所示，其右侧的空白处就是原理图的编辑区，在这个编辑区输入如在这个编辑区输入如图图2-28所示的所示的BiaoJueQi原理图 (1)元件的选择与放置元件的选择与放置 在原理图编辑区的一个位置双击鼠标的左键，将弹出在原理图编辑区的一个位置双击鼠标的左键，将弹出Symbol对话框，或对话框，或单击鼠标右键，在弹出的选择对话框中选择单击鼠标右键，在弹出的选择对话框中选择Insert => Symbol下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》18...，也会弹出，也会弹出Symbol对话框。

不要选中对话框不要选中Symbol对话框中对话框中Repeat -insert mode(重复重复-插入模式插入模式)和和insert symbol as block(作为流程图模作为流程图模块插入符号块插入符号)复选框，即采用默认的一次性插入作为原理图元件的符号复选框，即采用默认的一次性插入作为原理图元件的符号用单击的方法展开用单击的方法展开Libraries栏中的元件库，如栏中的元件库，如图图2-29所示，其中所示，其中primitive s为基本元件库，打开为基本元件库，打开logic子库，单面是常用的与门、或门和子库，单面是常用的与门、或门和非门等门电路非门等门电路 在在图图2-30中，选择其中的二输入与门元件中，选择其中的二输入与门元件 and2，然后单击，然后单击OK按钮 出现如出现如图图2-31所示的图样所示的图样 将该图样移到编辑区合适的地方左击鼠标，就可放置一个二输入与将该图样移到编辑区合适的地方左击鼠标，就可放置一个二输入与门元件，如门元件，如图图2-32所示下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》19 右击与门元件符号，在出现的菜单中选择右击与门元件符号，在出现的菜单中选择Copy命令，如命令，如图图2-33所示。

所示 将鼠标移到编辑区合适的地方右击鼠标，在弹出的菜单中选择将鼠标移到编辑区合适的地方右击鼠标，在弹出的菜单中选择Paste命命令，如令，如图图2-34所示 就可通过复制就可通过复制---粘贴的方法获得另两个二输入与门元件，如粘贴的方法获得另两个二输入与门元件，如图图2-35所所示 用相似的方法选择放置一个二输入或门元件符号，如用相似的方法选择放置一个二输入或门元件符号，如图图2-36所示所示. 再打开再打开primitives基本元件库的基本元件库的pin子库，如子库，如图图2-37所示 选择、放置三个输入管脚元件选择、放置三个输入管脚元件input和一个输出管脚元件和一个输出管脚元件output元件到元件到编辑区内，如编辑区内，如图图2-38所示2)连接各个元件符号连接各个元件符号 把鼠标移到一个把鼠标移到一个input元件连接处，将会出现元件连接处，将会出现图图2-39所示的图样所示的图样下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》20 单击鼠标左键，移到要与之相连的与门元件的连接处，松开鼠标即可单击鼠标左键，移到要与之相连的与门元件的连接处，松开鼠标即可连接这两个要连接的元件，如连接这两个要连接的元件，如图图2-40所示。

所示 用同样的方法可按要求连接其他元件用同样的方法可按要求连接其他元件 (3)设定各输入输出管脚名设定各输入输出管脚名 将鼠标移到一个将鼠标移到一个input元件上双击，将会弹出如元件上双击，将会弹出如图图2-41所示的管脚属性编所示的管脚属性编辑对话框在辑对话框在Pin name文本框中填入管脚名文本框中填入管脚名a 用相似的方法设定其他管脚名完成的电路图如用相似的方法设定其他管脚名完成的电路图如图图2-28所示 在在Quartus ⅡⅡ流程图和原理图文件中，除了使用原理图元件符号外，还流程图和原理图文件中，除了使用原理图元件符号外，还可以使用流程图模块，对于初学者可先掌握原理图元件符号的可以使用流程图模块，对于初学者可先掌握原理图元件符号的使用，以后再探讨流程图模块的使用，这里对流程图模块不做介绍使用，以后再探讨流程图模块的使用，这里对流程图模块不做介绍下一页上一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》21 在流程图和原理图输入法编辑界面中的左边，有供编辑输入时使用的工具在流程图和原理图输入法编辑界面中的左边，有供编辑输入时使用的工具箱，各个工具的功能如箱，各个工具的功能如图图2-42所示。

所示 (三三) 编译设计图形文件编译设计图形文件 完成原理图编辑输入后，保存设计图形文件，就可编译设计图形文件执行完成原理图编辑输入后，保存设计图形文件，就可编译设计图形文件执行Processing=>Start Compilation，如，如图图2-43所示，进行编译所示，进行编译 编译结束后，编译结束后，会出现如会出现如图图2-44所示的对话框，对话框会显示编译的错误和警告的情况若有所示的对话框，对话框会显示编译的错误和警告的情况若有错误，则可先双击编译器界面下方出现的第一个错误提示，可使第一个错误处错误，则可先双击编译器界面下方出现的第一个错误提示，可使第一个错误处改变颜色检查纠正，第一个错误后保存再编译，如果还有错误，重复以上操改变颜色检查纠正，第一个错误后保存再编译，如果还有错误，重复以上操作，直至最后通过最后通过时应没有错误提示但可有警告提示，如作，直至最后通过最后通过时应没有错误提示但可有警告提示，如图图2-44所所示 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》22 可以通过查看编译报告了解有关情况，比如定时分析情况，可以通过查看编译报告了解有关情况，比如定时分析情况，图图2-45所示是所示是编译报告中关于每个输出信号对输入信号的延迟时间的报告。

编译报告中关于每个输出信号对输入信号的延迟时间的报告 以上是使用以上是使用Quartus ⅡⅡ 编译器默认设置进行的编译方法，还可以先根据需编译器默认设置进行的编译方法，还可以先根据需要进行进一步的编译设置，然后再编译，具体方法参考要进行进一步的编译设置，然后再编译，具体方法参考Quartus ⅡⅡ帮助文档帮助文档 (四四)时序仿真设计文件时序仿真设计文件 1.新建用于仿真的波形文件新建用于仿真的波形文件 如如图图2-46所所示示，，Quartus ⅡⅡ可建立和编辑的文件有器件设计文件可建立和编辑的文件有器件设计文件“DeviceDesign File”、其他文件、其他文件“Other File ”两类器件设计文件两类器件设计文件“Device Design File”有有6种，以上已做介绍，用于仿真的波形文件则属于其他文件种，以上已做介绍，用于仿真的波形文件则属于其他文件“Other File ” 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》23 执行执行File=>New，如，如图图2-46所示，选择所示，选择“Other Files”标签中的标签中的“Vector WaveformFile ”(波形文件波形文件)，然后单击，然后单击“OK”确定。

确定 出现波形文件编辑器，如出现波形文件编辑器，如图图2-47所示在图图2-31中鼠标所在处单击鼠标右中鼠标所在处单击鼠标右键，出现键，出现图图2-48所示菜单，选择所示菜单，选择Insert Node or Bus…命令 出现如出现如图图2-49所示的对话框，单击所示的对话框，单击Node Finder…按键 在出现的在出现的图图2-50所示的对话框中单击所示的对话框中单击List按键 选择需要的输入输出引脚，如选择需要的输入输出引脚，如图图2-51所示 如如图图2-52所示，单击选中的按键，选中需要的输入输出引脚所示，单击选中的按键，选中需要的输入输出引脚 然后，单击两次确定按钮，出现如然后，单击两次确定按钮，出现如图图2-53所示的画面所示的画面上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》242.设置仿真时间设置仿真时间 执行执行Edit=>End Time命令，设置合适的时间，如命令，设置合适的时间，如图图2-54和和图图2-55所示 执行执行Edit=>Grid Size命令，设置时间单位为命令，设置时间单位为100 ns，如，如图图2-56和和图图2-57所所示。

示3.设置输入信号波形设置输入信号波形 单击工具箱中缩放工具按钮，将鼠标移到编辑区内，单击鼠标，调整波形单击工具箱中缩放工具按钮，将鼠标移到编辑区内，单击鼠标，调整波形区横向比例，如区横向比例，如图图2-58所示 单击工具箱中的选择按钮，然后在要设置波形的区域上按下鼠标左键并拖单击工具箱中的选择按钮，然后在要设置波形的区域上按下鼠标左键并拖动鼠标，选择要设置的区域，如动鼠标，选择要设置的区域，如图图2-59所示上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》25 单击工具箱中高电平设置按钮，将该区域设置为高电平，如单击工具箱中高电平设置按钮，将该区域设置为高电平，如图图2-60所示 用相似的方法设置其他区域的波形，如用相似的方法设置其他区域的波形，如图图2-61所示，注意所示，注意图图2-61波形与真波形与真值表相对应值表相对应 4.进行功能仿真进行功能仿真 设置输入信号后，保存文件，文件名与原理图名一致执行设置输入信号后，保存文件，文件名与原理图名一致执行Processing=>Start Simulation命令，进行仿真，如命令，进行仿真，如图图2-62所示。

所示 仿真结果如仿真结果如图图2-63所示所示 认真核对输入输出波形，可检查设计的功能正确与否认真核对输入输出波形，可检查设计的功能正确与否上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》26 (五五)生成元件符号生成元件符号 执行执行File => Great/Update => Great Symbol Files for Current File命令，命令，将本设计电路封装生成一个元件符号将本设计电路封装生成一个元件符号(图图2-64)，供以后在原理图编辑器下进行，供以后在原理图编辑器下进行层次设计时调用层次设计时调用 所生成的符号所生成的符号(图图2-65)存放在本工程存放在本工程目目录下，文件名为录下，文件名为BiaoJueQi，文件后，文件后缀名为缀名为.bsfo调用方法与调用方法与Quarius ⅡⅡ提供的元件符号相似提供的元件符号相似二、原理图输入法中的层次化设计二、原理图输入法中的层次化设计 层次化设计也称层次化设计也称“自顶向下自顶向下”设计方法，即将一个大的设计项目分解为若设计方法，即将一个大的设计项目分解为若干干子项目或若十层次来完成。

划分是从顶层由高往下，而设计则可先设计底子项目或若十层次来完成划分是从顶层由高往下，而设计则可先设计底层的电路，然后在高层次的设计中，逐级调用低层次的设计结果原理图输层的电路，然后在高层次的设计中，逐级调用低层次的设计结果原理图输入法可很方入法可很方便地进行层次化设计便地进行层次化设计 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》27 【【例例2.1 ]用层次化设计设计一个两位二进制数乘法器用层次化设计设计一个两位二进制数乘法器 1.系统分析系统分析 两位二进制数相乘，最多可得四位二进制数，其乘法运算如图两位二进制数相乘，最多可得四位二进制数，其乘法运算如图: a0 al X b0 b1 alb0 a0b0 +alb1 a0b1 m3 m2 ml m0 其中：其中：m0=a0&b0 ml=al&b0+a0&b1 m2=al&b1+进位进位c1 m3=进位进位c2 由此可知，系统可分解为两个半加器和几个与门联结而成。

由此可知，系统可分解为两个半加器和几个与门联结而成上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》28 2.底层电路半加器设计底层电路半加器设计 半加器的真值表见半加器的真值表见表表2-1 由半加器的真值表可得，半加器的逻辑表达式如下由半加器的真值表可得，半加器的逻辑表达式如下: s=a XOR b c=a AND b 根据半加器的逻辑表达式，可按根据半加器的逻辑表达式，可按图图2-66设计设计hadd.bdf文件把hadd.bdf文文件存放到文件夹件存放到文件夹hadd内，并以此文件建立工程，编译通过，执行内，并以此文件建立工程，编译通过，执行File=>Greate/Update=>Greate Symbol Files for Current File命令，生成命令，生成符号符号hadd.bsf 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》29 3.顶层电路两位二进制数乘法器设计顶层电路两位二进制数乘法器设计 根据系统分析所得结论，可按根据系统分析所得结论，可按图图2-67设计两位二进制数乘法器电路。

设计两位二进制数乘法器电路 新建一个工程文件夹新建一个工程文件夹mult2，把，把hadd.bdf, hadd.bsf文件放入其中，新建一文件放入其中，新建一个原理图文件，使用插入符号命令，出现选择符号的界面，选择个原理图文件，使用插入符号命令，出现选择符号的界面，选择hadd.bsf将将它放置于原理图编辑区中，以它放置于原理图编辑区中，以mult2.bdf命名并保存到命名并保存到mult2文件夹中以此文件夹中以此文件新建工程按文件新建工程按图图2-67调出其他有关元件并按图连线，保存、编译并通过调出其他有关元件并按图连线，保存、编译并通过仿真 通过编译仿真，其仿真波形如通过编译仿真，其仿真波形如图图2-68所示 本例的底层电路符号用原理图设计输入法设计后生成，还可以用以后介绍本例的底层电路符号用原理图设计输入法设计后生成，还可以用以后介绍的文本设计输入法设计后生成，这样的设计方法称混合设计输入法的文本设计输入法设计后生成，这样的设计方法称混合设计输入法 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》30三、三、Quartus ⅡⅡ器件编程器件编程 使用使用Quartus ⅡⅡ软件成功编译工程之后，就可以对软件成功编译工程之后，就可以对Altera器件进行编程或器件进行编程或配置，进而进行硬件测试。

配置，进而进行硬件测试Quartus ⅡⅡ Compiler的的Assembler模块生成模块生成POF和和SOF编程文件编程文件,Quartus ⅡⅡ Programmer可以用编程文件与可以用编程文件与Altera编程编程硬件一起对器件进行编程或配置还可以使用硬件一起对器件进行编程或配置还可以使用Quartus ⅡⅡ Programmer的独的独立版本对器件进行编程可配置立版本对器件进行编程可配置 (一一)编程硬件与编程模式编程硬件与编程模式 所使用的所使用的Altera编程硬件口可以是编程硬件口可以是MasterBlaster, ByteBlasterMV, ByteBlaster ⅡⅡ或或USB-Blaster下载电缆或下载电缆或Altera编程单元编程单元(APU)国内许多国内许多开发板和实验箱使用开发板和实验箱使用ByteBlasterMV或或ByteBlasterⅡⅡ下载电缆下载电缆下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能上一页2021/6/7技技术术》》31 Programmer具有四种编程模式具有四种编程模式:被动串行模式被动串行模式(PS Mode), JTAG模式、模式、主动串行编程模式主动串行编程模式(AS Mode)和插座内编程模式和插座内编程模式(In-Socket)。

被动串行和被动串行和JTAG编程模式使用编程模式使用Altera编程硬件对单个或多个器件进行编程编程硬件对单个或多个器件进行编程主动串行编程模式使用主动串行编程模式使用Altera编程硬件对单个编程硬件对单个EPCS1或或EPCS4串行配置器件串行配置器件进行编程插座内编程模式使用进行编程插座内编程模式使用Altera编程硬件对单个编程硬件对单个CPLD或配置器件进行或配置器件进行编程 (二二)器件设置和引脚的锁定器件设置和引脚的锁定 如果编程前没有进行器件的选择和引脚的锁定或需要重新进行器件的选择如果编程前没有进行器件的选择和引脚的锁定或需要重新进行器件的选择和引脚的锁定则可按照下列步骤进行和引脚的锁定则可按照下列步骤进行 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》321.器件的选择器件的选择 运行运行Quartus ⅡⅡ软件，打开所击编程、配置的电路工程文件，选择菜单软件，打开所击编程、配置的电路工程文件，选择菜单Assignments=>Device命令，在弹出的对话框命令，在弹出的对话框(图图2-69)中的中的Category栏内选栏内选中中Device项，在项，在Device标签中选择所使用的器件，例如使用标签中选择所使用的器件，例如使用EPIC3T144C8。

2.选择配置器件的工作方式选择配置器件的工作方式(可不做可不做) 单击单击 图图2-69中的中的Device & Pin Options…按钮，按钮，在弹出的窗在弹出的窗口中选择口中选择General标签标签(图图2-70)，在，在Options栏栏内选中内选中Auto-restart Configuration after error，，可可使对器件配置失败后能自动重新配置，并加入使对器件配置失败后能自动重新配置，并加入JTAG用户编码用户编码Auto-restart Configuration after error是是Quartus ⅡⅡ默认选择默认选择上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》33 3.选择配置器件选择配置器件(使用使用EPCS器件的主动串行编程模式时器件的主动串行编程模式时) 使用使用EPCS器件的主动串行编程模式中，需要选择配置器件的主动串行编程模式中，需要选择配置EPCS器件单击器件单击图图2-70中的中的Configuration标签，在如标签，在如图图2-71所示的所示的Configuration标签中可根标签中可根据开发板和实验箱中使用的选择据开发板和实验箱中使用的选择EPCS器件选择器件选择EPCS器件。

在编译前选中器件在编译前选中Configuration标签中的标签中的Generate compressed bitstreams复选框，编译后复选框，编译后就能产生用于就能产生用于 EPCS的的POF文件 4.选择闲置引脚的状态选择闲置引脚的状态(可不做可不做) 单击单击图图2-70中的中的Unused Pins标签，可选择目标器件闲置引脚的状态为输标签，可选择目标器件闲置引脚的状态为输入态入态(高阻态，推荐高阻态，推荐)或输出状态或输出状态(低电平低电平)或输出不定状态默认为输出状态或输出不定状态默认为输出状态(低低电平电平)，如，如图图2-72所所示 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》345.引脚的锁定引脚的锁定 选择菜单选择菜单Assignments => Pins命令，弹出管脚设置界面，如命令，弹出管脚设置界面，如图图2-73所示 然后双击管脚所对应的然后双击管脚所对应的Location栏，在出现的如栏，在出现的如图图2-74所示的下拉列表中所示的下拉列表中选择对应端口信号名的器件引脚，如对应选择对应端口信号名的器件引脚，如对应a，选择，选择PIN_3。

对应对应b，选择，选择PIN 2;对应对应c，选择，选择PIN_1;对应对应Y，选择，选择PIN_11，如，如图图2-75所所示 最后单击最后单击“保存保存”按钮，保存引脚锁定信息，再编译一次，把引脚锁定信按钮，保存引脚锁定信息，再编译一次，把引脚锁定信息编译进编译下载文件中，就可以准备将编译好的息编译进编译下载文件中，就可以准备将编译好的SOF文件或者文件或者POF文件下文件下载到载到FPGA器件或者器件或者EPCS器件上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》35 (三三) 编程下载设计文件编程下载设计文件 下面只介绍常用的使用下面只介绍常用的使用 ByteBlasterMV或或 ByteBlaster ⅡⅡ 下载电缆，用下载电缆，用JTAG模式或者模式或者主动串行编程模式主动串行编程模式(AS Mode)编程下载设计文件的方法编程下载设计文件的方法 1. JTAG模式编程下载应用模式编程下载应用JTAG模式可用编译好的模式可用编译好的SOF文件直接对文件直接对FP GA器件进行配置。

器件进行配置 (1)硬件连接硬件连接 首先用首先用 ByteBlasterMV 或或 ByteBlaster ⅡⅡ下载电缆把开发板或实验箱与下载电缆把开发板或实验箱与Quartus ⅡⅡ 所安装的计算机并所安装的计算机并口通信线连接好，打开电源，具体方法要参考口通信线连接好，打开电源，具体方法要参考开发板或实验箱的有关资料开发板或实验箱的有关资料 (2)打开编程窗打开编程窗口、选择编程模式和配置文件口、选择编程模式和配置文件 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》36 选择菜单选择菜单Tool => Programmer命令，弹出以下编程窗命令，弹出以下编程窗口，如口，如图图2-76所所示 在在Mode 栏中选择栏中选择JTAG模式，如模式，如图图2-77所所示 核对下载文件路径和文件名若不出现或有错，单击左侧核对下载文件路径和文件名若不出现或有错，单击左侧Add File按钮，按钮，手动选择所要下载的文件选中打勾的下载文件右侧的第一个编程项目复选手动选择所要下载的文件。

选中打勾的下载文件右侧的第一个编程项目复选框，如框，如图图2-78所示 (3)设置编程器设置编程器(若是初次安装时若是初次安装时) 若是初次安装若是初次安装Quartus且，编程窗口内右上角的地方有且，编程窗口内右上角的地方有No Hardware字样，字样，则必须加入下载方式在则必须加入下载方式在图图2-79中单击中单击Hardware Setup按钮，弹出按钮，弹出Hardware Setup对话框，如对话框，如图图2-80所示上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》37 在在图图2-80 的的Hardware Setup对话框中，单击对话框中，单击Hardware Settings标签，标签，再单击此页中的再单击此页中的 Add Hard ware按钮 从弹出的从弹出的Add Hard+ are 对话框的对话框的 Hardware type栏中选择栏中选择ByteBlasterMV or BvteBlaster ⅡⅡ，然后单击，然后单击OK键，如键，如图图2-81所示 在在图图2-82的的Hardware栏中会出现栏中会出现ByteBlasterMV或者或者ByteBlaster ⅡⅡ字字样。

究竟显示样究竟显示ByteBlasterMV还是还是ByteBlaster ⅡⅡ字样，取决于使用的是字样，取决于使用的是ByteBlasterMV还是还是ByteBlaster ⅡⅡ下载电缆选择下载电缆选择ByteBlasterMV或者或者ByteBlaster ⅡⅡ ，然后单击，然后单击Close按钮 这时编程窗口内右上角的地方会出现这时编程窗口内右上角的地方会出现ByteBlasterM V或者或者ByteBlaster ⅡⅡ字样，如字样，如图图2-83所示 核对下载文件路径和文件名若不出现或有错，单击左侧核对下载文件路径和文件名若不出现或有错，单击左侧Add File上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》38按钮，手动选择所要下载的文件选中打勾下载文件右侧的第一个编程项目按钮，手动选择所要下载的文件选中打勾下载文件右侧的第一个编程项目复选框，如复选框，如图图2-84所示 (4)配置下载配置下载 最后单击最后单击Start按钮，进行对目标按钮，进行对目标FPGA器件配置下载，如器件配置下载，如图图2-85所示。

下所示下载成功后即可进行设计电路硬件调试载成功后即可进行设计电路硬件调试2.主动串行编程模式主动串行编程模式(AS Mode) 为了使为了使FPGA在编程成功以后，再次通电启动仍然保持原有的配置文件，可在编程成功以后，再次通电启动仍然保持原有的配置文件，可将配置文件烧写到专用的配置芯片将配置文件烧写到专用的配置芯片EPCS1或或EPCS4中主动串行编程模式能中主动串行编程模式能使用使用ByteBlaster ⅡⅡ下载电缆和下载电缆和 POF文件对单个文件对单个EPCS1或或EPCS4串行配置器串行配置器件进行编程件进行编程 上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》39使用此方式对使用此方式对EPCS器件编程下载时，在以上器件设置和引脚的锁定的步骤中器件编程下载时，在以上器件设置和引脚的锁定的步骤中应进行选择配置器件，根据开发板或实验箱的情况选择应进行选择配置器件，根据开发板或实验箱的情况选择EPCS1或或EPCS4器件 (1)硬件连接硬件连接 对单个对单个EPCSx配置器件进行编程时必须使用配置器件进行编程时必须使用ByteBlaster ⅡⅡ下载电缆。

将下载电缆将ByteBlaster且下载电缆把开发板或实验箱与且下载电缆把开发板或实验箱与Quartus ⅡⅡ所安装的计算机并日所安装的计算机并日通信线连接好，打开电源，具体方法可参考开发板或实验箱的有关资料通信线连接好，打开电源，具体方法可参考开发板或实验箱的有关资料 (2)打开编程窗口用与打开编程窗口用与JTAG模式编程下载相似的方式打开编程窗口模式编程下载相似的方式打开编程窗口 (3)选择编程模式和配置文件选择编程模式和配置文件 在在图图2-86所示窗日的所示窗日的Mode栏，选择栏，选择Active Serial Programming编程模式编程模式上一页下一页§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》40 打开编程文件，选择打开编程文件，选择POF文件，并打勾选中第一、第一和第二个编程项目文件，并打勾选中第一、第一和第二个编程项目复选框，如复选框，如图图2-87所示 (4)设置编程器设置编程器(若是初次安装时若是初次安装时)用与用与JTAG模式编程下载相似的方式设置编程器，但注意此处使用的是模式编程下载相似的方式设置编程器，但注意此处使用的是BvteBlaster ⅡⅡ下载电缆。

下载电缆 (5)编程下载编程下载 最后单击最后单击Start按钮，进行对目标按钮，进行对目标EPCSx器件编程下载使用这种方式编器件编程下载使用这种方式编程成功以后，再次通电启动仍然保持原有的配置文件，如程成功以后，再次通电启动仍然保持原有的配置文件，如图图2-88所示 (四四)设计电路硬件调试设计电路硬件调试 下载成功后即可进行设计电路硬件调试下载成功后即可进行设计电路硬件调试上一页返 回§2.3 §2.3 相关技术基本知识与基本技能相关技术基本知识与基本技能2021/6/7技技术术》》41 §2.4 小结小结返 回2021/6/7技技术术》》42图图2-1 八位二进制加法器的设计方案八位二进制加法器的设计方案返 回2021/6/7技技术术》》43图图2-2 半加器原理图型半加器原理图型返 回2021/6/7技技术术》》44图图2-3 半加器符号半加器符号返 回2021/6/7技技术术》》45 图图2-4 全加器原理图全加器原理图返 回2021/6/7技技术术》》46 图图2-5 全加器符号全加器符号 返 回2021/6/7技技术术》》47 图图2-6 八位二进制加法器原理图八位二进制加法器原理图返 回2021/6/7技技术术》》48 图图2-7 半加器的仿真波形图半加器的仿真波形图返 回2021/6/7技技术术》》49 图图2-8 全加器的仿真波形图全加器的仿真波形图返 回2021/6/7技技术术》》50 图图2-9 八位二进制加法器的仿真波形图八位二进制加法器的仿真波形图返 回2021/6/7技技术术》》51 图图2-10 串行进位八位二进制串行进位八位二进制 加法器延时情况图加法器延时情况图返 回2021/6/7技技术术》》52 图图2-11 四位超前进位并行加法器逻辑图四位超前进位并行加法器逻辑图返 回2021/6/7技技术术》》53 图图2-12 四位二进制并行加法器原理图四位二进制并行加法器原理图返 回2021/6/7技技术术》》54图图2-13 四位二进制并行加法器仿真波形图四位二进制并行加法器仿真波形图返 回2021/6/7技技术术》》55 图图2-14 八位二进制加法器原理图八位二进制加法器原理图返 回2021/6/7技技术术》》56 图图2-1 八位二进制加法器的设计方案八位二进制加法器的设计方案返 回2021/6/7技技术术》》57 图图2-15 八位二进制加法器仿真波形图八位二进制加法器仿真波形图返 回2021/6/7技技术术》》58 图图2-16 八位二进制加法器的延时图八位二进制加法器的延时图返 回2021/6/7技技术术》》59图图2-17 执行执行 New Project Wizard 命令命令返 回2021/6/7技技术术》》60图图2-18 New Project Wizard 对话框对话框返 回2021/6/7技技术术》》61 图图2-19 工程项目基本设置工程项目基本设置返 回2021/6/7技技术术》》62 图图2-20 添加工程文件的对话框添加工程文件的对话框返 回2021/6/7技技术术》》63 图图2-21 选择选择FPGA器件器件返 回2021/6/7技技术术》》64 图图2-22 选择其他选择其他 EDA 工具工具返 回2021/6/7技技术术》》65 图图2-23 信息总概对话框信息总概对话框返 回2021/6/7技技术术》》66 图图2-24 执行执行File=>New命令命令返 回2021/6/7技技术术》》67 图图2-25 新建文件对话框新建文件对话框返 回2021/6/7技技术术》》68 图图2-26 将文件添加到工程中将文件添加到工程中返 回2021/6/7技技术术》》69 图图2-27 图形编辑界面图形编辑界面返 回2021/6/7技技术术》》70 图图2-28 BiaoJueQi 的原理图的原理图返 回2021/6/7技技术术》》71 图图2-29 Symbol 对话框对话框返 回2021/6/7技技术术》》72 图图2-30 选择选择 and2 元件元件返 回2021/6/7技技术术》》73 图图2-31 放置元件时的鼠标放置元件时的鼠标返 回2021/6/7技技术术》》74 图图2-32 放置元件后放置元件后返 回2021/6/7技技术术》》75 图图2-33 复制元件符合复制元件符合返 回2021/6/7技技术术》》76 图图2-34 粘贴元件粘贴元件返 回2021/6/7技技术术》》77 图图2-35 粘贴元件粘贴元件返 回2021/6/7技技术术》》78 图图2-36 放置元件放置元件返 回2021/6/7技技术术》》79 图图2-37 选择、放置选择、放置input元件元件返 回2021/6/7技技术术》》80 图图2-38 选择、放置选择、放置input、、output元件元件返 回2021/6/7技技术术》》81 图图2-39 连接元件时的鼠标连接元件时的鼠标返 回2021/6/7技技术术》》82 图图2-40 连接元件连接元件返 回2021/6/7技技术术》》83 图图2-41 管脚属性编辑对话框管脚属性编辑对话框返 回2021/6/7技技术术》》84 图图2-28 BiaoJueQi 的原理图的原理图返 回2021/6/7技技术术》》85 图图2-42 流程图和原理图输入法编辑界而中的工具箱流程图和原理图输入法编辑界而中的工具箱返 回2021/6/7技技术术》》86 图图2-43 Start Compilation返 回2021/6/7技技术术》》87 图图2-44 编译通过编译通过返 回2021/6/7技技术术》》88 图图2-45 输出信号对输入信号的延迟时间的报告输出信号对输入信号的延迟时间的报告返 回2021/6/7技技术术》》89 图图2-46 选择选择 Vector Waveform File返 回2021/6/7技技术术》》90 图图2-46 选择选择 Vector Waveform File返 回2021/6/7技技术术》》91 图图2-47 单击鼠标右键单击鼠标右键返 回2021/6/7技技术术》》92 图图2-31 放置元件时的鼠标放置元件时的鼠标返 回2021/6/7技技术术》》93图图2-48 选择选择Insert Node or Bus… 命令命令返 回2021/6/7技技术术》》94 图图2-49 单击单击Node Finder…按键按键返 回2021/6/7技技术术》》95 图图2-50 单击单击List按键按键返 回2021/6/7技技术术》》96 图图2-51 选择需要的输入输出引选择需要的输入输出引脚脚返 回2021/6/7技技术术》》97 图图2-52 选选中需要的输入输出引脚中需要的输入输出引脚返 回2021/6/7技技术术》》98 图图2-53 波形编辑界面波形编辑界面返 回2021/6/7技技术术》》99 图图2-54 执行执行Edit>=End Time命令命令返 回2021/6/7技技术术》》100 图图2-55 设置时间设置时间返 回2021/6/7技技术术》》101 图图2-56 执行执行Edit>=Grid Size命令命令返 回2021/6/7技技术术》》102 图图2-57 设置时间单位设置时间单位返 回2021/6/7技技术术》》103 图图2-58 调整波形区横向比例调整波形区横向比例返 回2021/6/7技技术术》》104 图图2-59 选择要设置的区域选择要设置的区域返 回2021/6/7技技术术》》105 图图2-60 将该区域设置为高电平将该区域设置为高电平返 回2021/6/7技技术术》》106 图图2-61 设置后的波形设置后的波形返 回2021/6/7技技术术》》107 图图2-62 Start Simulation返 回2021/6/7技技术术》》108 图图2-63 仿真结果仿真结果返 回2021/6/7技技术术》》109 图图2-64 生成元件符合生成元件符合返 回2021/6/7技技术术》》110 图图2-65 BiaoJueQi元件符合元件符合返 回2021/6/7技技术术》》111 表表2-1 半加器电路真值表半加器电路真值表返 回absc00000110101011012021/6/7技技术术》》112 图图2-66 半加器原理图半加器原理图返 回2021/6/7技技术术》》113 图图2-67 顶层电路顶层电路返 回2021/6/7技技术术》》114 图图2-68 例例2.1 仿真波形仿真波形返 回2021/6/7技技术术》》115 图图2-69 配置对话框配置对话框返 回2021/6/7技技术术》》116 图图2-70 General 标签标签返 回2021/6/7技技术术》》117 图图2-71 选择配置器件选择配置器件返 回2021/6/7技技术术》》118 图图2-70 General 标签标签返 回2021/6/7技技术术》》119 图图2-72 闲置引脚设置闲置引脚设置返 回2021/6/7技技术术》》120 图图2-73 选中选中 Pins 项项返 回2021/6/7技技术术》》121 图图2-74 选择器件引脚选择器件引脚返 回2021/6/7技技术术》》122 图图2-75 完成选择器件引脚完成选择器件引脚返 回2021/6/7技技术术》》123 图图2-76 编程窗口编程窗口返 回2021/6/7技技术术》》124 图图2-77 Mode选择选择返 回2021/6/7技技术术》》125 图图2-78 打勾第一个编程项目复选框打勾第一个编程项目复选框返 回2021/6/7技技术术》》126 图图2-79 单击单击 Hardware Setup按钮按钮返 回2021/6/7技技术术》》127 图图2-80 单击单击Add Hardware按钮按钮返 回2021/6/7技技术术》》128 图图2-80 单击单击Add Hardware按钮按钮返 回2021/6/7技技术术》》129 图图2-81 选择选择ByteBlasterMVor ByteBlasterⅡⅡ返 回2021/6/7技技术术》》130 图图2-82 选择下载电缆类型选择下载电缆类型返 回2021/6/7技技术术》》131 图图2-83 选择下载电缆后选择下载电缆后返 回2021/6/7技技术术》》132 图图2-84 打勾第一个编程项目复选框打勾第一个编程项目复选框返 回2021/6/7技技术术》》133 图图2-85 FPGA器件配置下载器件配置下载返 回2021/6/7技技术术》》134 图图2-86 选择选择 Active Serial Programming 编程模式编程模式返 回2021/6/7技技术术》》135 图图2-87 打勾选中第一、第二和第三个编程项目复选框打勾选中第一、第二和第三个编程项目复选框返 回2021/6/7技技术术》》136 图图2-88 EPCSx器件编程下载器件编程下载返 回2021/6/7技技术术》》137部分资料从网络收集整理而来，供大家参考，感谢您的关注！。