数字电路与逻辑设计实践课程基础部分实验指导书-201109.doc

数字电路与逻辑设计实践课程基础部分实验指导书北方民族大学电气信息工程学院目录实验一 基本逻辑门逻辑实验 ..................................................................2实验二 简单组合逻辑电路设计 ..............................................................6实验三 数据选择器和译码器 ..................................................................8实验四 一位全加器的设计 ....................................................................12实验五 触发器 ........................................................................................15实验六 简单时序电路设计 ....................................................................19实验七 计数器 ........................................................................................21实验八 四相时钟分配器的设计 ....................................................23附录：常用集成电路引脚功能图 ..........................................................25实验一 基本逻辑门逻辑实验一、实验目的l. 掌握 TTL 与非门、或非门和异或门输入与输出之间的逻辑关系。

2. 熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法二、实验所用器件和仪表 1. 二输入四与非门 74LS00 1 片2. 二输入四或非门 74LS28 1 片3. 二输入四异或门 74LS86 1 片三、实验内容 1. 测试二输入四与非门 74LSOO 一个与非门的输入和输出之间的逻辑关系 2. 测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系 3. 测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系4. 用与非门实现与门、非门、或门、或非门、异或门的逻辑关系四、实验提示 1. 将被测器件插入实验台上的 14 芯插座中 2. 将器件的引脚 7 与实验台的“地（GND)”连接，将器件的引脚 14 与实验台的+5V 连接 3. 用实验台的电平开关输出作为被测器件的输入拨动开关，则改变器件的输入电平4. 将被测器件的输出引脚与实验台上的电平指示灯连接指示灯亮表示输出电平为1，指示灯灭表示输出电平为 0五、实验接线图及实验结果74LS00 中包含 4 个二与非门，74LS28 中包含 4 个二或非门，74LS86 中包含 4 个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。

测试其他逻辑门时的接线图与之类似测试时各器件的引脚 7 接地，引脚 14 接＋5V图中的 Kl、K2 是电平开关输出，LEDO 是电平指示灯1. 测试 74LS00 逻辑关系接线图及测试结果2. 测试 74LS28 逻辑关系接线图及测试结果3. 测试 74LS86 逻辑关系接线图及测试结果4. 用与非门实现与门、非门、或门、或非门、异或门的逻辑关系方法：先化简逻辑表达式 ○ 1根据逻辑表达式画出逻辑电路图，并根据器件引脚图标出各引脚序号，以保证接线○ 2一次正确在实验箱上搭接线路，经检查正确无误后，开启电源开关，按照或门的逻辑真值表○ 3验证 六、实验要求1、认真、对立地完成实验，学会集成电路正方向的识别方法、引脚图的识别以及正确插拔集成电路的方法；输入 输出B A YL LL HH LH H输入 输出B A YL LL HH LH H输入 输出B A YL LL HH LH H2、学会逻辑开关、LED 指示灯的使用方法；3、画出每一个实验内容的逻辑电路图，写出逻辑关系式，并如实记录实验数据七、预习要求1、上课时必须提交预习报告，不提交预习报告者本次实验以零分记2、预习报告内容：（1）74LS00，74 LS 28，74 LS 86 的功能表。

2）74 LS 00，74 LS 28，74 LS 86 芯片引脚图（网上查询） 3）查询资料说明如何用用与非门实现与门、非门、或门、或非门、异或门的逻辑关系实验二 简单组合逻辑电路设计一、实验目的1. 掌握组合逻辑电路的设计方法及功能测试方法2. 熟悉组合电路的特点二、实验所用器件和仪表 1. 74LS86 1 片2. 74LS00 1 片三、实验内容 1．用四 2 输入异或门（74LS86）和四 2 输入与非门（74LS00）设计一个一位全加器1）列出真值表，如表 1其中 Ai、Bi、Ci 分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1 分别为本位和、本位向高位的进位表 1 全加器真值表Ai Bi Ci Si Ci+10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 12）由表 1 全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四 2 输入异或门（74LS86）和四 2 输入与非门（74LS00）实现的表达式4）画出逻辑电路图如图 1，并在图中标明芯片引脚号按图选择需要的集成块及门电路连线，将 Ai、Bi、Ci 接逻辑开关，输出 Si、Ci+1 接发光二极管改变输入信号的状态验证真值表 图 12.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B） ，一枪打兔子（C） 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z） 试用与非门设计判断得奖的电路 （请按照设计步骤独立完成之）四、实验提示 1. 本实验所用到的集成电路的引脚功能图见附录2. 用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能五、实验要求1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。

3．总结中规模集成电路的使用方法及功能六、预习要求1、上课时必须提交预习报告，不提交预习报告者本次实验以零分记2、预习报告内容：（1）74LS00，74 LS 86 的功能表2）74 LS 00，74 LS 86 芯片引脚图（网上查询） 3）实验内容 2 的设计过程，包括：真值表、逻辑函数、逻辑图、连线图实验三 数据选择器和译码器一、实验目的 1. 熟悉译码器的逻辑功能 2. 掌握用 2 线-4 线译码器扩展成 3 线-8 线译码器的方法3. 熟悉数据选择器的逻辑功能4. 学习用数据选择器构成组合逻辑电路的方法二、实验所用器件和仪表 1. 双 4 选 l 数据选择器 74LSl53 1 片2. 双 2 线-4 线译码器 74LS139 1 片3. 万用表 1 块4. 示波器 l 台三、实验原理译码器是一个多输入、多输出的组合逻辑电路它的作用是把给定的代码进行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器译码器可分为通用译码器和显示译码器两大类前者又分为变量译码器和代码变换译码器1.变量译码器（又称二进制译码器） ，用以表示输入变量的状态，如 2 线－4 线、3 线－8 线和 4 线－16 线译码器若有 n 个输入变量，则有 2n 个不同的组合状态，就有 2n 个输出端供其使用而每一个输出所代表的函数对应于 n 个输入变量的最小项二进制译码器实际上也是负脉冲输出的脉冲分配器若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图 3.1 所示若在 S1 输入端输入数据信息， ＝ ＝0，地址码所对应的输出是 S1 数据信息的反码；若从 端输2S3 2S入数据信息，令 S1＝1、 ＝ 0，地址码所对应的输出就是 端数据信息的原码若数据2S信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器根据输入地址的不同组合译出唯一地址，故可用作地址译码器接成多路分配器，可将一个信号源的数据信息传输到不同的地点二进制译码器还能方便地实现逻辑函数，如图 3.2 所示，实现的逻辑函数是 ABCZCBA图 3.1 作数据分配器 图 3.2 实现逻辑函数2.数码显示译码器此类译码器型号有 74LS47（共阳） ，74LS48（共阴） ，CC4511（共阴）等。

数据选择器又叫“多路开关” 数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端数据选择器的功能类似一个多掷开关，如图 3.4 所示，图中有四路数据 D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端 Q 图 3.4 4 选 1 数据选择器示意图 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有 2 选 1、4 选 1、8 选1、16 选 1 等类别数据选择器的电路结构一般由与或门阵列构成，也有用传输门开关和门电路混合而成的所谓双 4 选 1 数据选择器就是在一块集成芯片上有两个 4 选 1 数据选择器引脚排列如图 3.5，功能如表 3.1表 3.1 输 入 输 出SA1 A0 Q1 × × 00 0 0 D00 0 1 D10 1 0 D20 1 1 D3图 3.5 74LS153 引脚功能、 为 两 个 独 立 的 使 能 端 ； A1、 A0为 公 用 的 地 址 输 入 端 ； 1D0～ 1D3和 2D0～ 2D3分S12别为两个 4 选 1 数据选择器的数据输入端；Q 1、Q 2为两个输出端。

1）当使能端 （ ）＝1 时，多路开关被禁止，无输出，Q＝0S2）当使能端 （ ）＝0 时，多路开关正常工作，根据地址码 A1、A 0的状态，将相应的数据 D0～D 3送到输出端 Q如：A 1A0＝00 则选择 DO数据到输出端，即 Q＝D 0A1A0＝01 则选择 D1数据到输出端，即 Q＝D 1，其余类推数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等用 4 选 1 数据选择器 74LS153 实现函数ABCBCF函数 F 的功能如表 3.2 所示表 3.2 。