LVDS信号的工作原理和特点.doc

1 LVDS 信号的工作原理和特点对于高速电路，尤其是高速数据总线，常用的器件一般有：ECL、BTL、GTL 和 GTL+等这些器件的工艺成熟，应用也较为广泛，但都存在一个共同的缺点，即功耗大新兴的 CM0S 工艺的低压差分信号(Low Voltage Differential Signal，简称 LVDS)器件给了我们另一种选择LVDS 低压差分信号，最早由美国国家半导体公司(National Semiconductor)提出的一种高速串行信号传输电平，由于它传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的青睐，并通过 TIA/EIA (Telecommunication Industry Association/Electronic Industries Association)的确认，成为该组织的标准 (ANSI/TIA/EIA-644 standard)LVDS 信号被广泛应用于计算机、通信以及消费电子领域，并被以 PCI-Express 为代表的第三代 I/O 标准中采用LVDS 器件的工作原理如下：如图 1 所示，其中发送端是一个 3.5mA 的电流源，产生的 3.5mA 的电流通过差分线中的一路到接收端。

由于接收端对于直流表现为高阻，电流通过接收端的 100Ω 的匹配电阻产生 350mV 的电压，同时电流经过差分线的另一路流回发送端当发送端进行状态变化时，通过改变流经 100Ω 电阻的电流方向产生有效的'0'和'1' 态LVDS 的特点是电流驱动模式，低电压摆幅 350mV 可以提供更高的信号传输率，使用差分传输的方式，输入信号只与 2 个信号的差值有关，可将共模干扰抑制掉，可以使信号的噪声和 EMI 都减少综上所述，LVDS 有以下主要特点：1. 低的输出电压摆幅(350mV)； 2. 差分特征是磁干扰相互抵消，消除共模噪声，减少 EMI； 3. 传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点 2 LVDS 信号在 PCB 上的设计由 LVDS 信号的工作原理及特点可以看出：LVDS 信号不仅是差分信号，而且还是高速数字信号；因此 LVDS 传输媒质不管使用的是 PCB 线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时应减少电磁干扰以保证信号的完整性只要我们在布线时考虑到以上这些要素，设计高速差分线路板并不很困难下面将简要介绍 LVDS 信号在 PCB 上的设计要点：1. 布成多层板。

有 LVDS 信号的印制板一般都要布成多层板由于 LVDS 信号属于高速信号，与其相邻的层应为地层，对 LVDS 信号进行屏蔽防止干扰另外密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS 信号与其它信号分别放在不同的层例如，对于四层板，通常可以按以下进行布层：LVDS 信号层、地层、电源层、其它信号层 2. LVDS 信号阻抗计算与控制LVDS 信号的电压摆幅只有 350 mV，适于电流驱动的差分信号方式工作为了确保信号在传输线当中传播时不受反射信号的影响，LVDS 信号要求传输线阻抗受控，通常差分阻抗为(100±10) Ω阻抗控制的好坏直接影响信号完整性及延迟如何对其进行阻抗控制呢?① 确定走线模式、参数及阻抗计算LVDS 分外层微带线差分模式和内层带状线差分模式两种，分别如图 2、图 3 所示通过合理设置参数，阻抗可利用相关阻抗计算软件( 如 POLAR-SI6000、CADENCE的 ALLEGRO)计算也可利用阻抗计算公式计算图 2、图 3 为 POLAR-SI6000 阻抗计算软件计算阻抗值阻抗计算公式计算阻抗以上微带线和带状线种方式阻抗计算公式分别为：(i)微带线(microstrip)Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]其中，W 为线宽， T 为走线的铜皮厚度，H 为走到参考平面的距离， εr 是 PCB 板材质的介电常数(dielectric Constant)。

此公式必须在 0.1<(W/H)<2.0 及 1<(εr)<15 的情况才能应用ii)带状线(stripline)Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}其中，H 为两参考平面的距离，并且走线位于参考平面的中间此公式适应于双线，线间距与抗成正比，必须在 W/H<0.35 及 T/H<0.25 的情况才应用由上面两公式可以看出，虽然其计算公式各不同，但阻抗值均与绝缘层厚度成正比，与介电常数、线的厚度及宽度成反比② 走平行等距线( 如图 4)确定走线线宽及间距，在走线时要严格按照计算出的线宽和间距，两线间距要一直保持不变，也就是要保持平行(如图 4 示)平行的方式有两种： 一种为两条线走在同一线层(side-by-side)，另一种为两条线走在上下相两层(over-under) 一般尽量避免使用后者即层间差分信号，因为在 PCB 板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，不能保证差分线的间距等于层间介质厚度，会造成层间差分对的差分阻抗变化困此建议尽量使用同层内的差分3. 紧耦合原则在计算线宽和间距时最好遵守紧耦合的原则，也就是差分对线间距小于或等于线宽。

当两条差分信号线距离很近时，电流传输方向相反，其磁场相互抵消，电场相互耦合，电磁辐射也要小得多 4. 走短线、直线为确保信号的质量，LVDS 差分对走线应该尽可能地短而直，减少布线中的过孔数，避免差分对布线太长，出现太多的拐弯，拐弯处尽量用 45°或弧线，避免 90°拐弯 5. 不同差分线对间处理LVDS 对走线方式的选择没有限制，微带线和带状线均可，但是必须注意要有良好的参考平面对不同差分线之间的间距要求间隔不能太小，至少应大于 3～5 倍差分线间距必要时在不同差分线对之间加地孔隔离以防止相互问的串扰 6. LVDS 信号远离其它信号对 LVDS 信号和其它信号比如 TTL 信号，最好使用不同的走线层，如果因为设计限制必须使用同一层走线，LVDS 和 TTL 的距离应该足够远，至少应大于 3～5 倍差分线间距 7. LVDS 差分信号不可以跨平面分割尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续( 如图 5 箭头处所示，其中 GND1、GND2 为 LVDS 相邻的地平面) 8. 接收端的匹配电阻的布局对接收端的匹配电阻到接收管脚的距离要尽量靠近。

如图 5 的矩形处为接收端的匹配电阻 9. 匹配电阻的精度要求对于点到点的拓扑，走线的阻抗通常控制在 100Ω，但匹配电阻可以根据实际的情况进行调整电阻的精度最好是 1%～ 2%因为根据经验， 10%的阻抗不匹配就会产生 5%的反射 3、LVDS 信号 PCB 设计实例根据以上处理原则，简单介绍一块 LVDS 信号 PCB 设计实例，此板为 16 层多层印制板，叠层与板材(FR-4 板材) 关系如图 6 LVDS 信号分别走在 L1 和 L16 层，L1 的屏蔽层为 G2，L16 屏蔽层为 G15(其中 G2、G15 是一完整的地平面)，这样不但可以减少过孔数、线短，而且每个 LVDS 信号层都有完整的参考地平面相邻利用 POLAR-SI6000 计算表面微带差分走线：线宽 6mils，线间距为 6mils，阻抗理论计算值为99.1Ω在生产过程中通过严格控制各种参数，利用 CITS500S 阻抗测试仪测试附连板的阻抗值范围为(95.6～106.8) Ω ，完全符合阻抗控制要求4、结束语在 LVDS 信号 PCB 设计上，我们要考虑的因素很多，不仅要考虑与其他信号相互间的影响，更关心是其自身阻抗的控制和线长控制等。