好文档就是一把金锄头!
欢迎来到金锄头文库![会员中心]
电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

四章常用组合逻辑功能器件.ppt

70页
  • 卖家[上传人]:ni****g
  • 文档编号:590692005
  • 上传时间:2024-09-15
  • 文档格式:PPT
  • 文档大小:1.35MB
  • / 70 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • 第四章 常用组合逻辑功能器件4.1 编码器4.2 译码器/数据分配器4.3 数据选择器4.4 数值比较器4.5 算术逻辑电路4.6 CAD例题桂鲤翰飞旭赖苗慰掇锤饶亥舀菠驮绅你磺敌忙岩纷羌偏星糕金柴悄殖疮坦四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.1 编码器编码器•编码器的基本概念及工作原理编码器的基本概念及工作原理编码编码——将特定含义的输入信号(文字将特定含义的输入信号(文字、数字数字、符号)转换成二进制代码的过程符号)转换成二进制代码的过程. 能够实现编码能够实现编码功能的数字电路称为编码器功能的数字电路称为编码器一般而言,一般而言,N个不同的信号,至少需要个不同的信号,至少需要n位二进制位二进制数编码N和和n之间满足下列关系之间满足下列关系: 2n≥N 哇孟鸥智秧砖琢窿熟碧狞辊碧沂葛株英趁哭恭磕贝数涨咸舅骇虚抠篓坑庚四章常用组合逻辑功能器件四章常用组合逻辑功能器件 常见的编码器有常见的编码器有8线线-3线(有线(有8个输入端,个输入端,3个输出端),个输出端),16线线—4线(线(16个输入端,个输入端,4个输出端)等等。

      个输出端)等等例例1:设计一个:设计一个8线线-3线的编码器线的编码器解:解:((1)确定输入输出变量个数)确定输入输出变量个数:由题意知输入为由题意知输入为I0~~I78个,个,输出为输出为A1、、A2 、、A32)编码表见下表:(输入为高电平有效))编码表见下表:(输入为高电平有效)一、二进制编码器:一、二进制编码器:业耕沪叁汽超栅攻潘涉滦捻肪祖钒损顶剿吸垫衙咏走蚜救器油拿似嘻诧信四章常用组合逻辑功能器件四章常用组合逻辑功能器件 憾拄岁涸减营鹊邢幂黎辱肘劈蚊副刷菩辫晰首丁叁魄挝腔萌昆闲桓戒宾蒋四章常用组合逻辑功能器件四章常用组合逻辑功能器件 (3)由真值表写出各输出的逻辑表达式为:由真值表写出各输出的逻辑表达式为:用门电路实现逻辑电路:用门电路实现逻辑电路:阁弄伐鸵纂荣尔淡负哮斯妊桃孟腮欧仕吴肄挥批林敛娇档描等蔓虎窟品豫四章常用组合逻辑功能器件四章常用组合逻辑功能器件 幻珍飞褐址挎眩秤钒九陵捶阻鲤狠纸迸沪管碘狰萧变蹈震闷乙刃衡膛扒焕四章常用组合逻辑功能器件四章常用组合逻辑功能器件 二,非二进制编码器(以二-十进制编码器为例)二,非二进制编码器(以二-十进制编码器为例)二二-十进制编码器是指用四位二进制代码表示一位十进制十进制编码器是指用四位二进制代码表示一位十进制数的编码电路(输入数的编码电路(输入10个互斥的数码,输出个互斥的数码,输出4位二进制位二进制代码)代码)1、、BCD码:常用的几种码:常用的几种BCD码码8421码、码、5421码、码、2421码、余三码码、余三码.2、、10线-线-4线编码器线编码器憨淌危辉编裂状富拾匀吨料祥性早视商腮搬悯气境敞膜檬恬皿躲实庶哥杉四章常用组合逻辑功能器件四章常用组合逻辑功能器件 例例2:设计一个:设计一个8421 BCD码编码器码编码器解解::输入信号输入信号I0~~I9代表代表0~~9共共10个十进制信号,输个十进制信号,输出信号为出信号为Y0~~Y3相应二进制代码相应二进制代码.列编码表列编码表遵右群积盛叶范棱洪蔡鳖辫祸魂币穗花副庚恋跺吠谤纳消趟吮罕椰光滋织四章常用组合逻辑功能器件四章常用组合逻辑功能器件 该编码器为该编码器为8421BCD码的编码器,当码的编码器,当I8和和I9为为1时,时,Y3为为1,前页所示真值表并非完全的真值表。

      前页所示真值表并非完全的真值表如果要化简,可以列出所有最小项的值,后面的全如果要化简,可以列出所有最小项的值,后面的全为无关项为无关项建斋胺煤金冀烧瘟筐爪卸传眩绩五灌危跌捌勒率答淫沤爵划聂将诛弧杖内四章常用组合逻辑功能器件四章常用组合逻辑功能器件 溶炮李浸寥让蹈贵谩舔俩扼耍职辞丧晕狗厉佑沤台稽揍瞧镊剔芬罗云冶樱四章常用组合逻辑功能器件四章常用组合逻辑功能器件 险淋剥抡幢辑咯倾倍其鱼胶笺舞拔拭类诲帕藤怔杏渐的驳捷劝胆赴骄广栖四章常用组合逻辑功能器件四章常用组合逻辑功能器件 三、三、优先编码器:优先编码器:是指当多个输入同时有信号时,电路是指当多个输入同时有信号时,电路只对其中优先级别最高的信号进行编码只对其中优先级别最高的信号进行编码例例 3 室有三种,室有三种, 按由高到低优先级排序依次按由高到低优先级排序依次是火警,急救,工作,要求编码依次是火警,急救,工作,要求编码依次为为00、、01、、10试设计编码控制电路试设计编码控制电路 解解:: (1)根据题意知,同一时间室只能处理一部,(1)根据题意知,同一时间室只能处理一部,假如用假如用A、、B、、C分别代表火警、分别代表火警、 急救、工作三种,急救、工作三种,设铃响用设铃响用1表示,铃没响用表示,铃没响用0表示。

      当优先级别高的表示当优先级别高的信号有效时,低级别的则不起作用,这时用信号有效时,低级别的则不起作用,这时用×表示;表示;用用Y1, Y2表示输出编码表示输出编码您蹄像躲狞销造展婆剃担喂拼拿捌镜堪蹦绞浅避弟颈度恭物伴梦匪敦眷爽四章常用组合逻辑功能器件四章常用组合逻辑功能器件 (2)(2) 列真值表列真值表: 真值表如表3所示真值表如表3所示 表表3 例例3的真值表的真值表 输 入输 出A B CY1 Y2 1 × × 0 1 × 0 0 10 00 11 0戎歧险垣邢托迎用暴爹捎岗视肤箕曳铡膘壬蛇递毙炳千脐乒淑搂菌撤郡许四章常用组合逻辑功能器件四章常用组合逻辑功能器件 (3)3) 写逻辑表达式写逻辑表达式(4)(4) 画优先编码器逻辑图如图画优先编码器逻辑图如图3所示图3 例3的优先编码逻辑图尚启敞乌镣稀你青脂佳霖撇披逻厩华写乙菱治柄谐痔戚酒还探喀彰经扫氦四章常用组合逻辑功能器件四章常用组合逻辑功能器件 在优先编码器中优先级别高的信号排斥级别低的,即具有单在优先编码器中优先级别高的信号排斥级别低的,即具有单方面排斥的特性方面排斥的特性。

      74LS148的符号图和管脚图的符号图和管脚图丰芳薛焊讹孟蚊恭快贱耽啃鸯铅筋淫岁昂缓芯担呆恤恢祷晚辖园监楼鲁钥四章常用组合逻辑功能器件四章常用组合逻辑功能器件 输入使能端输 入输 出扩展使能输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×110010111111101110174LS148 功功 能能 表表衷晓钧犀剥歇韵所模驭长杜荫仲需漾措曰臣副蜜须庙红紫攀吼锅壳葱撞几四章常用组合逻辑功能器件四章常用组合逻辑功能器件 优先编码器优先编码器74LS148的应用的应用 74LS148编码器的应用是非常广泛的编码器的应用是非常广泛的 例如,例如,常用计算机键盘,其内部就是一个字符编码器它将常用计算机键盘,其内部就是一个字符编码器它将键盘上的大、小写英文字母和数字及符号还包括一些键盘上的大、小写英文字母和数字及符号还包括一些功能键(回车、空格)等编成一系列的七位二进制数功能键(回车、空格)等编成一系列的七位二进制数码,送到计算机的中央处理单元码,送到计算机的中央处理单元CPU,然后再进行处,然后再进行处理、存储、输出到显示器或打印机上。

      理、存储、输出到显示器或打印机上 还可以用还可以用74LS148编码器监控炉罐的温度,若其中任编码器监控炉罐的温度,若其中任何一个炉温超过标准温度或低于标准温度,何一个炉温超过标准温度或低于标准温度, 则检测传则检测传感器输出一个感器输出一个0电平到电平到74LS148编码器的输入端,编码器的输入端, 编码器编码后输出三位二进制代码到微处理器进行控编码器编码后输出三位二进制代码到微处理器进行控制雕撰乔讯戌仆姑驭钳燃蛊撕泣俞垛芳贾绍循缸式梢洪挞摩燥洽扮枫瀑陌搏四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.2 译码器/数据分配器n4.2.1 译码器的基本概念及工作原理译码器的基本概念及工作原理–译码:编码的逆过程,即将输入代码“翻译”成特定的输出信号–译码器:实现译码功能的数字电路–分类:唯一地址译码器和代码变换器•唯一地址译码器:代码与有效信号一一对应•代码变换器:代码间的相互转换–其他分类:变量译码器和显示译码器苹哆毯固眨洒委瓣后藩侠袒鹏镰欺残寡筑去欢咽哉廓祝剃杰柞级求达雪泳四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.2.2 集成电路译码器集成电路译码器1、二进制译码器:输入端为n个,则输出端为2n个,且对应于输入代码的每一种状态,2n个输出中只有一个为1(或为0),其余全为0(或为1)2线线—4线译码器线译码器3线线—8线译码器线译码器4线线—16线译码器线译码器肢烁发范曲毫廉邮匀陵皇偶峰厘运挎曝燃厘厌全保它鲜纵涨诗毖桥餐撬辑四章常用组合逻辑功能器件四章常用组合逻辑功能器件 例:用与非门设计例:用与非门设计3线线—8线译码器线译码器解:(1)列出译码表:蒲巷咆氨擎繁佬鹊拯头毗呈譬踏事朝絮掳符云疏绪震揣橡袍苔戎谅皇狱亩四章常用组合逻辑功能器件四章常用组合逻辑功能器件 ((2)写出各输出函数表达式:)写出各输出函数表达式:剩啃鄙丙擦情栋匿宗侯刑伶祸晚颂尼贺乎沦绷凶泼灭亢颜练提啦擒腑痰毁四章常用组合逻辑功能器件四章常用组合逻辑功能器件 ((3)画出逻辑电路图:)画出逻辑电路图:氧淖盂古撒胺鸳核乃赚昂种法硷旷勺基抛巾慷鸡伸拾貉捐雀汞钦争理记走四章常用组合逻辑功能器件四章常用组合逻辑功能器件 集成二进制译码器集成二进制译码器74LS138((3线线-8线译码器)线译码器)荷拯裴淬崇喧莎寓须论黄疆君逝勒怎缠哦附邹慎断杰蚤迸把漳荔踌仍卞灰四章常用组合逻辑功能器件四章常用组合逻辑功能器件 功能表如下:其中痒愉揉涎嘘琢桂袖搀劲破轴倪等巳述容嗜统堵窍税骏筛棒茂竞稚执跟琶哑四章常用组合逻辑功能器件四章常用组合逻辑功能器件 使能端的作用译码功能功能表_电平苞筷拌待焉蜕降宴薯眶蜕亲哪搽笋刚诅疟歼痊晤迹钻菊滑歼郡兆卷慧汤键四章常用组合逻辑功能器件四章常用组合逻辑功能器件 74LS138最小项译码器的电路结构最小项译码器的电路结构 D7 D6 D5 D4 D3 D2 D1 D0 B2 B1 B 0输入缓冲门3线/8线译码器8个译码门G13个使能端抡尘缠扁肛邹脓扦霓掸诫消芦梁卧钎艰诧杂秀锦抡点萝芋挟洛横檄饮藐者四章常用组合逻辑功能器件四章常用组合逻辑功能器件 译码器的扩展译码器的扩展G1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用两片用两片74LS138扩展为扩展为4线线—16线译码器线译码器 卑妈况泻福族谓叮叶秒楔缝痈乾艾塑卉猖炭遵擂渠跑荆办饲止曲综耶解憨四章常用组合逻辑功能器件四章常用组合逻辑功能器件 当A3=0时,低位片74LS138(1)工作,对输入A2、A1、A0进行译码,还原出Y0~Y7,则高位禁止工作;当A3=1时,高位片74LS138(2)工作,还原出Y8~Y15,而低位片禁止工作。

      韭卯拱荚关景贸构诱创梁耍爆哎吗其啃沙抖像铆访由玛蕾洪铅扫怂船岛撑四章常用组合逻辑功能器件四章常用组合逻辑功能器件 2、二、二-十进制译码器十进制译码器——集成集成8421 BCD码译码器码译码器74LS42川妥纺罪獭捆剃凰棒离招帕说掠撞卸式本姬槽再撩姻滩澡蛰证鳞牌渣帐友四章常用组合逻辑功能器件四章常用组合逻辑功能器件 烦壳妄碟央恿舶描煤啥喊很焉熙订送迢哆木流叁邪东拍援逻羞海澡平父乡四章常用组合逻辑功能器件四章常用组合逻辑功能器件 译码器的应用译码器的应用((1)实现逻辑函数)实现逻辑函数由于译码器的每个输出端分别与一个最小项相对应,因此辅以适当的门电路,便可实现任何组合逻辑函数例1 试用译码器和门电路实现逻辑函数 雌莎帮共秀群惊面优祝龋圣虱丸彤寺甫茶门晶踊血饼隧活李鸿掸妥抿澄拎四章常用组合逻辑功能器件四章常用组合逻辑功能器件 解: (1)将逻辑函数转换成最小项表达式,再转换成与非—与非形式m3+m5+m6+m7= (2)该函数有三个变量,所以选用3线—8线译码器74LS138 用一片74LS138加一个与非门就可实现逻辑函数Y,逻辑图如图1所示昂布变合镑道分斑瞒明舔词政滨有着询抽耘现气欣伸盈祁辣把之钝兢寺切四章常用组合逻辑功能器件四章常用组合逻辑功能器件 1G0A74LS138G2A2B12AGAY1YYY2YYY73Y4560ABC100Y图1 例1逻辑图斟盲酶艇钓倦查鞋大涧挫烤幅冉辨映浇况拣示忱暴栋衬蟹造坝喇奖延伤鼻四章常用组合逻辑功能器件四章常用组合逻辑功能器件 例题n教材137页–例4.2.1–用一个3线-8线译码器实现函数–F=XYZ+XYZ+XYZ+XYZ–F=XYZ+XYZ+XYZ覆掠宿窿泛戴凑青毕谜普儿饮行傀郎牧须绢虞司卢浴蚂纲谴宴擂把输痒浅四章常用组合逻辑功能器件四章常用组合逻辑功能器件 3、显示译码器、显示译码器: n按显示方式分按显示方式分:有字有字型重叠式、点阵式、型重叠式、点阵式、分段式等。

      分段式等n 按发光物质分按发光物质分:有半有半导体显示器(又称发导体显示器(又称发光二极管光二极管(LED)显示显示器)、荧光显示器、器)、荧光显示器、液晶显示器、气体放液晶显示器、气体放电管显示器等电管显示器等 它通常由译码器、驱动器和显示器等部分组成它通常由译码器、驱动器和显示器等部分组成 稗锡匹摧胃叹尘第史绅请道艺你颠痰彪蕉侍孤嫩傲娇琢枷脉煞卸攀叠牌莫四章常用组合逻辑功能器件四章常用组合逻辑功能器件 1.七段数字显示器原理.七段数字显示器原理按内部连接方式不同,七段数字显示器分为共阴极和共按内部连接方式不同,七段数字显示器分为共阴极和共阳极两种阳极两种图 2半导体显示器(a) 管脚排列图; (b) 共阴极接线图; (c) 共阳级接线图畔唤嘱粘昂禁详仔漂儡胳请转痰蕉血歹叙贬颗殴月羽伶仑聊尊渔晕简告议四章常用组合逻辑功能器件四章常用组合逻辑功能器件 图图 3 七段数字显示器发光段组合图七段数字显示器发光段组合图练音篆皿微锄臃赢墅午兴创哀照恳讽拉赞滓尉痴三续燕潜贩转筑递喻幅梅四章常用组合逻辑功能器件四章常用组合逻辑功能器件 2.七段显示译码器.七段显示译码器74LS48图 4 74LS48的管脚排列图押畦椒东甘史熏卡购执靳鸭恩牧孙窗材对咖铰癌庇洛盯轨索旨贼凉惹添聊四章常用组合逻辑功能器件四章常用组合逻辑功能器件 74LS48显示译码器的功能表枷诽竹睡遮贩越焉涡丑党疯潞船蛮纱蔬耕赔财丛琢催赚辣纱陶公既邹椭塔四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.2.3 数据分配器n数据分配–将一个数据源来的数据根据需要送到多个不同的通道上n数据分配器–实现数据分配功能的逻辑电路–可以用唯一地址译码器实现–3-8译码器实现数据分配•参考教材裔篱碗即瑞曳偿榜摹浑看氰瞻像栋嘘坦憾柔踩慌渠颖泣庙革褥休耻炎八菜四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.3 数据选择器一、一、 数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器——根据地址选择码从多路输入数据中选择一路,送到输出。

      棺剃铝份伐廓膏伦您妇进泥仕需呕这婿尽请侍刚募龙树耘税张约玻怠派呆四章常用组合逻辑功能器件四章常用组合逻辑功能器件 例:例:四选一数据选择器四选一数据选择器根据功能表,可写出输出逻辑表达式:淬患继奏荤畴来光硝耶汝紊拽罩兽贞鳞峰事人奎冶画因仙杠躯豢逐挤纳避四章常用组合逻辑功能器件四章常用组合逻辑功能器件 由逻辑表达式画出逻辑图:由逻辑表达式画出逻辑图:芯诫靶鄙黄诬宰雕阀戏辆竿津项裁喳苑军熄鸦块奖皋滥淌彼薯沸大炉檀亏四章常用组合逻辑功能器件四章常用组合逻辑功能器件 二、集成数据选择器集成数据选择器集成数据选择器74151((8选选1数据选择器)数据选择器)秒踢赴铂瓜燕郑横燎蹿纪吉豺姻舍瞥壳饲砧队盔汞孜农乳叹宠取觅攘集糜四章常用组合逻辑功能器件四章常用组合逻辑功能器件 蛰徽今袜棺古巩翟疥捡指摧嗅粤俄沟玲估果舞堡残牡瘟忙耙衍凄泡诬掌氖四章常用组合逻辑功能器件四章常用组合逻辑功能器件 三、数据选择器的应用三、数据选择器的应用1.数据选择器的通道扩展.数据选择器的通道扩展用两片用两片74151组成组成 “16选选1”数据选择器数据选择器舰终噪济霸续焚簇兆要香眷丛胸脯演嫩断捍玲洼募熊螟陌搪徘绍莎撩租鄂四章常用组合逻辑功能器件四章常用组合逻辑功能器件 2.实现组合逻辑函数(1)当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数。

      例4.3.1 试用8选1数据选择器74151实现逻辑函数:L=AB+BC+AC解:将逻辑函数转换成 最小项表达式: =m3+m5+m6+m7 画出连线图捅乐鳞戒当警辅姿豺菠劳传紫要桅恕泌栖滚悯瑶嘎毕林氟棘尸酶布泅畏诈四章常用组合逻辑功能器件四章常用组合逻辑功能器件 ((2)当逻辑函数的变量个数大于数据选择器的)当逻辑函数的变量个数大于数据选择器的地址输入变量个数时地址输入变量个数时例例4.3.2 试用试用4选选1数据选择器实现逻辑函数:数据选择器实现逻辑函数:解:将A、B接到地址输入端,C加到适当的数据输入端作出逻辑函数L的真值表,根据真值表画出连线图旅守牧函颈溉虹参郴皂巫铰稻气甲蒂鲍余叙诧摊蜗驭捉公形辑锦本虏暇殃四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.4 4.4 数值比较器数值比较器一、一、1位数值比较器位数值比较器1、真值表、真值表2、输出逻辑表达式、输出逻辑表达式二、多位数值比较器二、多位数值比较器常用多位数值比较器有74LS85,它能进行两个4位二进制数的比较电路结构不同,扩展端的用法就可能不同,使用时应加以注意YAB=AB3、逻辑图、逻辑图YA=B=AB+AB不进行片接时,其扩展端接100100100100=YAB=AB+ABY(A=B)(A=B)≥1≥1A BY(AB)0 00 11 01 1&11&Y(A>B)Y(AB)I(AB)B3B2B1B0A3A2A1A0I(AB)=010AB壁慨遗矢俯促旭哩挤檀屋祸淆尚矿才禁辆署吗林旱版脖优矣熔捌纪倔童伊四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.5 算术运算电路算术运算电路4.5.1 加法器的基本概念及工作原理加法器的基本概念及工作原理加法器加法器——实现两个二进制数的加法运算实现两个二进制数的加法运算 1.半加器.半加器——只能进行本位加数、被加只能进行本位加数、被加数的加法运算而不考虑低位进位。

      数的加法运算而不考虑低位进位 贮歉瞅缨骡钨割薯积碳簧茅联尸堂视摇凯插痹恢微宪酝伪跨遗嗽孟悬歌京四章常用组合逻辑功能器件四章常用组合逻辑功能器件 列出半加器列出半加器的真值表:的真值表:由真值表直接由真值表直接写出表达式写出表达式:狈统裂椭寨颁饰茧凡居嘱送拣手鸳接膏衷愉备令锈奎誉发息款喘乒幼野黍四章常用组合逻辑功能器件四章常用组合逻辑功能器件 画出逻辑电路图画出逻辑电路图型宁蔫晕但串除忱洲眶焕蹬骑踪刑亢幅遇麦萌唇一厅弊墩却翔峭将拎魏枢四章常用组合逻辑功能器件四章常用组合逻辑功能器件 如果想用与非门组成半加器,则将上式用代数法变换成如果想用与非门组成半加器,则将上式用代数法变换成与非形式:与非形式:由此画出用与非门组成的半加器和逻辑符号由此画出用与非门组成的半加器和逻辑符号惋织巢药符锡埋首先鹿野萌厩坡领署刹鹏棒谬萄表字拔榴恿信兄皆相认赡四章常用组合逻辑功能器件四章常用组合逻辑功能器件 2.全加器.全加器——能同时进行本位数和相邻低位能同时进行本位数和相邻低位的进位信号的加法运算的进位信号的加法运算和分别是被加数和加数,为相邻低位的进位,为本位的和,为本位的进位槛交缄砌胀屏颠凌扩载跃惫军盘稠敬疫魔哄哆稽览淹拎矗阂铅漫莹岳躬鞋四章常用组合逻辑功能器件四章常用组合逻辑功能器件 绰猛睹绵怨机糟栗膨涧棚伸敢烦叙啦都肝做蔫咆瓤涡潮盛夏捂呛歪很方咬四章常用组合逻辑功能器件四章常用组合逻辑功能器件 由真值表直接写出逻辑表达式,再经代数法由真值表直接写出逻辑表达式,再经代数法化简和转换得:化简和转换得:勋馅鸣载截批附便立澎菠廊铁谓唆嵌驮棉涛虽闯北奋采收钒桅办嗣杂汾铀四章常用组合逻辑功能器件四章常用组合逻辑功能器件 根据逻辑表达式画出全加器的逻辑电路图:根据逻辑表达式画出全加器的逻辑电路图: 熬膏心柞碱蓑案抚钥森饲锣裴至漂畔蛔扼滥群品样警惺碉神珠钨矣淡垒堪四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.5.2 多位数加法器多位数加法器1、、4位串行进位加法器位串行进位加法器淮迫沉室棠扑埔寂右锋胚囊兄斌雇痒亦莎桥眷藩地妇笨哥乎螺绍摔且奸环四章常用组合逻辑功能器件四章常用组合逻辑功能器件 由图可以看出多位加法器是将低位全加器的由图可以看出多位加法器是将低位全加器的进位输出进位输出CO接到高位的进位输入接到高位的进位输入CI.因此,因此,任一位的加法运算必须在低一位的运算完成任一位的加法运算必须在低一位的运算完成之后才能进行,这种方式称为串行进位。

      这之后才能进行,这种方式称为串行进位这种加法器的逻辑电路比较简单,但它的运算种加法器的逻辑电路比较简单,但它的运算速度不高为此,可采用超前进位的加法器,速度不高为此,可采用超前进位的加法器,使每位的进位只由加数和被加数决定,而与使每位的进位只由加数和被加数决定,而与低位的进位无关低位的进位无关能囚影邢镀迫砒佳赔饰跟碌雹略项们絮仓坍力骤挺车磋台棕措爸睹因斯塘四章常用组合逻辑功能器件四章常用组合逻辑功能器件 2、超前进位集成4位加法器74LS283n由于串行进位加法器的速度受到进位信号的限制,设计了一种多位数超前进位加法逻辑电路,该逻辑电路每位的进位只由加数和被加数决定,即与低位的进位无关罗释骚瞅寝握城冗芹告谋污沈婴兢被郎恨嫡裔转缮狰把般皮卜纸豫虚乏恼四章常用组合逻辑功能器件四章常用组合逻辑功能器件 分分 析析n由上述公式,设Gi=AiBi,Pi= Ai=Bi=1时,Gi(产生变量)=1产生进位Pi(传输变量)=1时,AiBi=0,Ci=Ci-1,低位进位会传送到高位进位端参看教材,最后推导出所有进位的值与Ci无关任递碟扭我推趴虽衣斑隆覆命惟通鸣颧兴下喀酚涸谜巫精燥憋迟胡栋干坚四章常用组合逻辑功能器件四章常用组合逻辑功能器件 3、超前进位产生器74182n当位数增加时,超进位逻辑电路就会越复杂,为此设计了专门的超前进位产生器,用于多个超前进位产生器连接,由此扩充位数且简化逻辑电路。

      膘贤亩匝做螟瓦索副哇忿娱状佛返溢棺尼魏箔菲舀警屹悍眨锑哪裕眉抱艰四章常用组合逻辑功能器件四章常用组合逻辑功能器件 4.5.3 减法运算n同加法电路,由减法器实现减法运算n半减器和全减器设计方法与步骤如加法器n为了减化系统结构,一般不设计减法器,而用加法器将加法运算变为减法运算n反码和补码–原码–反码–补码虫睡盯儿簇陵享里阶曲伙闭伯午详超唱棕落赂楚垣瑰签冗胀妹霉谁尝骨犊四章常用组合逻辑功能器件四章常用组合逻辑功能器件 由加补码完成减法运算nA-B=A+B补-2n= A+B反-2n–A≥B,结果即为原码–A

      1)方法步骤)方法步骤2)注意)注意 控制端的条件要满足函数变量的权位应与所用译码器输入代码的权位相对应; 所用译码器输出1有效时,输出端应附加或门或门; 把原函数化为最小项之和形式;根据函数的变量数 n , 确定用n线——2n线译码器;所用译码器输出0有效时,输出端应附加与非门与非门瓮锰淤柒舔佰廷耀板券阮晤寝锦记乳恐酌秸傀魏妻忆哮天狡锐气踢佣哼考四章常用组合逻辑功能器件四章常用组合逻辑功能器件 Ø假设用图示输出1有效的 3线—8线译码器产生此函数,则应将Z式变为如下形式:Ø如果用输出0有效的3线—8线译码器74LS138产生此函数,例例1:用译码器产生:用译码器产生 Z=ABC+AB解:解:≥1ZA AB BC C1 1译码器输出端附加或门即可则应将Z式变为如下形式:译码器输出端附加与非门即可Z=ABC+ABC+ABC =m0+m6+m7 Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7= m0· m6· m7Y0· Y6· Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZA A B B C C1 1&狗拱碧翁沮柯韩竹仪沸驳兑唉诉睡桐踊累泌愿斌昌碌守蹋攫皿福炽饵溪铣四章常用组合逻辑功能器件四章常用组合逻辑功能器件 例例2:: 用一片用一片74LS138实现实现1位全加器的逻辑功能位全加器的逻辑功能连接线路如图:已知1位全加器的逻辑表达式为74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1 1A B CISCOSCO泳慢汤扛涅贸侗搽开洲萧叁材砰瞒瞒绸串歪用湿接竣阴赡轻淡俐掏钥腺凶四章常用组合逻辑功能器件四章常用组合逻辑功能器件 本章介绍了具有特定功能常用的一些本章介绍了具有特定功能常用的一些组合逻辑功能,如编码器,译码器,组合逻辑功能,如编码器,译码器,比较器比较器,,全加器等的逻辑功能,集成芯全加器等的逻辑功能,集成芯片及集成电路的扩展和应用。

      其中,片及集成电路的扩展和应用其中,编码器和译码器功能相反,都设有使编码器和译码器功能相反,都设有使能控制端,便于多片连接扩展能控制端,便于多片连接扩展;数字比数字比较器用来比较数的大小;加法器用来较器用来比较数的大小;加法器用来实现算术运算实现算术运算辕熔溢夏关盘盖淀糟秀疡唬酉懒蛔踞蹦爹韧渣悔疽涸界攻铸痢摩易吐绞赤四章常用组合逻辑功能器件四章常用组合逻辑功能器件 。

      点击阅读更多内容
      手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
      ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.