数字电路与逻辑设计第4章.ppt

第4章 触发器,本章要求如下： （1）了解触发器的种类； （2）掌握各类触发器的电路结构、工作原理、逻辑功能及描述方法； （3）掌握不同触发器之间的相互转换方法； （4）了解触发器的电气特性； （5）了解用Multisim分析触发器的方法4.1概述,在数字系统中，不仅要对二进制信号进行算术运算和逻辑运算，还要把运算的结果保存起来，这就需要具有记忆功能的逻辑单元电路把能够存储1位二值数码的基本单元电路统称为触发器（Flip-Flop）为了实现记忆1位二值数码的功能，触发器必须具有以下两个基本特征：第一，具有两个能自行保持的稳定状态，用来表示逻辑状态0和1，或二进制数0和1；第二，在不同输入信号的作用下，触发器可以被置成1状态或0状态触发器的种类很多 根据电路结构和触发方式的不同分：基本触发器同步触发器主从触发器边沿触发器 根据触发器逻辑功能的不同分：RS触发器D触发器JK触发器T触发器,4.2 基本触发器,4.2.1 基本触发器电路组成和工作原理 基本RS触发器是各种触发器中电路结构最简单的一种，也是构成各种功能触发器的基本单元基本RS触发器由两个输入、输出交叉连接的“与非”门或“或非”门组成，“与非”门构成的基本RS触发器如图4-2（a）所示，图4-2（b）是基本RS触发器的图形符号。

图4-2（b）中， 为基本RS触发器的两个输入端，也称为触发端，低电平有效； 为基本RS触发器的两个输出端，也称为状态输出端在正常工作的情况下， 和 总是处于互补的状态通常定义端的状态为触发器的状态，当 时，称触发器处于1状态；当 时，称触发器处于0状态为了分析问题方便，定义触发器接收到输入信号之前的状态为现态，用 表示；触发器接收到输入信号之后进入的状态为次态，用 表示下面根据图4-2（a）讨论基本RS触发器的工作原理1）当 时， ， 即不论触发器原来处于何种状态，此时都将变成0状态，这种情况称将触发器置0或复位 端称为触发器的直接置0端或直接复位端2）当 时， ， 即不论触发器原来处于什么状态，此时都将变成1状态，这种情况称将触发器置1或置位 端称为触发器的直接置1端或直接置位端 （3）当 时，触发器的状态不能直接确定，和触发器原来的状态有关系。

如果触发器原来的状态为0，即，则由 ， 决定了 ；再由 决定了 ，即触发器保持0状态不变反之，若触发器原来的状态为1，则触发器保持1状态不变可见，当 时，触发器保持原来状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力 （4）当 时， ，触发器既不是0状态，也不是1状态，破坏了触发器的互补输出关系而且当 和 同时由0变为1时，由于两个“与非”门的延迟时间不可能完全相等，使触发器的次态不确定，这种情况是不允许的在正常工作的条件下，用 （或者 ）来约束两个输入端，称为约束条件4.2.2 基本触发器的功能描述,触发器是最简单的时序逻辑电路，其功能描述方法与组合逻辑电路不同，通常用特性表、特性方程、状态图和时序图来描述 1.特性表表示触发器的次态与现态和输入信号之间对应关系的表格叫做触发器的特性表根据对基本RS触发器工作原理的分析，可列出其的特性表，如表4-1所示。

图4-1 基本RS触发器的特性表【提示】触发器的特性表就是把现态当成输入变量时的真值表2.特性方程由表4-1所示的基本RS触发器特性表可以看出： 的值不仅与 和 有关，与 也有关，即 、 和 都是决定 取值的变量正常情况下 、 、 三个变量的取值中000、001是不允许出现的，即最小项 、是无关项根据表4-1可以画出基本RS触发器的次态 的卡诺图，如图4-3所示图4-3 基本RS触发器的 卡诺图,通过对卡诺图化简，可以得到式（4-1），这种能高度概括地描述触发器次态输出与现态和输入之间关系的逻辑表达式，称为触发器的特性方程（也称为状态方程或次态方程）因此，式（4-1）为基本RS触发器的特性方程4-1）式（4-1）中的约束条件表明 和 不能同时为03.状态图状态图是触发器逻辑功能的图形描述法，是能更形象直观地表示出触发器的状态转换关系和转换条件的图形基本RS触发器的状态图如图4-4所示图中两个圆圈表示基本RS触发器的两种可能的状态，即状态0和状态1。

箭头线表示触发器状态的转换方向，箭头根部为现态，箭头头部为次态箭头线旁边标注的是状态转换的条件，标注中的“×”符号表示取值0或1均可图4-4 基本RS触发器的状态图,,4.时序图时序图是触发器逻辑功能的另外一种图形描述法时序图又称为工作波形图，是描述触发器的输出状态随时间和输入信号变化规律的图形举例说明触发器时序图的画法 例4-1已知图4-2（a）所示基本RS触发器的 和 波形如图4-5中所示，试画出 和 的电压波形 解：根据表4-1中每个时间段里的 和 状态，可以查出对应的 和 的状态，并画出它们的波形其中阴影部分表示不确定的状态，这是因为输入信号同时由0翻转成1的造成的图4-5例4-1的波形图,由“或非”门组成的基本RS触发器的电路结构和图形符号如图4-6所示，其逻辑功能和动作特点与“与非”门构成的基本RS触发器类似但是，“或非”门构成的基本RS触发器的触发信号为高电平有效，正常工作时应当遵守 的约束条件读者可以自行分析得出其特性表、特性方程和状态图a）电路结构 （b） 图形符号图4-6“或非”门构成的基本RS触发器,由基本RS触发器的工作原理分析可知，基本RS触发器的输出状态直接由输入信号控制，如果没有外加触发信号作用，基本RS触发器将保持原有状态不变，即具有记忆能力。

在外加触发信号有效时，基本RS触发器的输出状态才可能发生变化因此基本RS触发器也被称为直接置位、复位触发器，又称为RS锁存器4.3 同步触发器,直接置位、复位触发器不仅抗干扰能力差，而且不能实现多个触发器的同步工作在数字系统中，常常要求某些触发器同步工作，因此需要在触发器中引入同步信号，使触发器只有在同步信号到达时，才按触发信号改变状态；无同步信号时，触发器保持原状态不变通常在触发器中增加一个时钟控制端CP，用时钟脉冲作为同步信号，这种受时钟脉冲控制的触发器称为同步触发器或钟控触发器4.3.1 同步RS触发器同步RS触发器是在基本RS触发器的基础上增加两个控制门 和一个时钟控制端CP构成的，如图4-7（a）所示同步RS触发器的图形符号如图4-7（b）所示，符号采用了关联标注法，目的是为了充分说明逻辑单元各输入之间、各输出之间以及各输入与各输出之间的关系符号中输入信号R和S是否有效，受到输入信号CP的影响只有CP上升沿来到时，输入信号R和S才起作用CP是“影响输入”，R和S是“受影响输入”，加在标识符R和S前面的1表示受C1的影响同步RS触发器的工作原理如下：当CP=0时，门 和 被封闭，基本RS触发器的输入均为1，触发器保持原来的状态不变。

当CP=1时，门 和 被打开，S、R信号能通过门 、 加到基本RS触发器上，触发同步RS触发器状态发生变化，其输出状态取决于R和S的值因此，当CP=1时，同步RS触发器的状态变化与基本RS触发器相同根据以上分析结果，可以列出同步RS触发器的特性表，如表4-2所示 图4-2 同步RS触发器的特性表,由表4-2可以画出同步RS触发器在CP=1时的卡诺图，如图4-8所示图4-8 同步RS触发器的 卡诺图通过卡诺图化简，可以得到同步RS触发器的特性方程（4-2）,由表4-2还可以画出同步RS触发器在CP=1期间的状态图，如图4-9所示图4-9 同步RS触发器的状态图 例4-2 已知图4-7（a）所示电路的CP和R、S的波形如图4-10所示，试画出 和 的电压波形设触发器初始状态为 解：由给定的波形可见，在CP上沿来到时，输入信号R、S的组合为01，触发器置成1状态；之后，R、S的组合变为10，触发器又置成0状态；在后，R、S的组合又变为01，触发器又置成1状态；当CP=0时，触发器维持原状态1不变图4-10 例4-2的波形图从上面的分析可以看出，在CP=1的全部时间内，输入信号S、R都能通过门 加到门 、 的输入端，同步RS触发器的状态可以发生改变。

但如果在CP=1期间内，输入信号S、R发生多次变化，则触发器的状态也可能发生多次变化，图4-10中输出状态的多次翻转就是这种情况把这种在一个CP周期内触发器发生2次及2次以上翻转的现象称为空翻这种现象在触发器的实际应用中是不允许的4.3.2 同步D触发器R、S之间的约束限制了同步RS触发器的使用为解决这一问题，可以在R和S之间接一个反相器，这样就限制了R、S取值，即RS只能去01和10，如图4-11（a）所示这种单端输入的触发器称为D触发器（D锁存器），其图形符号如图4-11（b）所示下面分析其工作原理当CP=0时， 和 门被封闭，其输出均为1，触发器保持原来的状态不变当CP=1时， 和 门被打开，触发器接收输入端D的信号如果D=1，则 门输出为0， 门输出为1，触发器置成1状态；如果D=0，则 门输出为1， 门输出为0，触发器置成0状态根据以上分析结果，可列出同步D触发器的特性表，见表4-3从表4-3可看出，同步D触发器在CP=0时，保持原状态不变；在CP=1时，触发器的输出状态与输入信号D保持一致因此，同步D触发器在CP=1时的特性方程为（4-3）,,由表4-3还可以画出同步D触发器在CP=1期间的状态图，如图4-12所示。

图4-12 同步D触发器的状态图 例4-3 已知图4-11（a）所示同步D触发器的CP和D的波形如图4-13所示，试画出 和 的电压波形设触发器初始状态为 解：根据表4-3可知，在CP=1期间，D触发器的输出状态与输入信号D保持一致；而在CP=0时，D触发器的输出状态维持CP=0以前的状态不变， 和 的电压波形如图4-13所示图4-13 例4-3的波形图通过以上分析可知，同步D触发器虽然解决了同步RS触发器使用时R、S之间的约束限制，但因为在CP=1期间，同步D触发器的状态是随着输入信号D的变化而变化的，所以仍然可能发生空翻现象，比如图4-13中第二个时钟脉冲期间，D触发器就发生了空翻4.2.3 同步JK触发器为克服同步RS触发器在输入信号S、R同为1时，触发器新状态不确定的缺陷，也可以在同步RS触发器上增加两条反馈线，将触发器的两个互补输出端信号反馈到输入端，就构成了同步JK触发器同步JK触发器的电路结构如图4-14（a）所示，图形符号如图4-14（b）所示下面分析其工作原理当CP=0时， 和 门被封闭，其输出均为1，触发器保持原来的状态不变。

当CP=1时， 和 门被打开，触发器接收J、K输入端的信号，分析如下：（1）当J=K=0时， 和 门被封闭，其输出均为1，触发器保持原来的状态不变。