周勇循环数显超温报警器的设计.doc

周勇循环数显超温报警器的设计———————————————————————————————— 作者：———————————————————————————————— 日期： 赣南师院物理与电子信息学院数字电路课程设计报告书姓名： 周勇 班级：电子信息工程09级 学号：090802044 时间： 2021年 6 月 1 日 论文题目循环数显超温报警器的设计课程论文要 求1．要求灵敏度高、稳定性好、易控制、温控范围宽、本钱低2．能在受控温度超过设定的上限值或低于下限值时发出报警信号 3．要求该温控报警器使用平安方便，控温效果理想4数字循环显示1-9-2-1-7并白天不显示1-9-2-1-7，晚上显示1-9-2-1-7设计过程 方案一：该温度报警器的主电路由NTC测温电阻,可调温度电位器,低频振荡器和音频振荡器四局部组成.工作原理如下:由电位器设定好温度值,当温度升高时,测温电阻NTC的电阻值降低,到达CD4011输入高电平阀值,导致低频振荡器工作,调制音频振荡器,通过三极管放大,由报警装置发出报警声12V470ųFųFųFųF1K20KNTCCD4011CD4011CD4011CD4011GRSP2SC1815390K22K200K390K超温报警器方案一电路原理图方案二：该温度报警器的电路如图1.2所示。

时基电路IC1、电位器Rp 、电阻R1和热敏电阻RT组成温度检测触发电路RT是一种负温度系数热敏电阻，阻值随温度的升高而逐渐减小IC2是一种音响集成电路KD9561，能产生4种模拟声，即警车声、消防车声、救护车声和机枪声IC3为音频功率放大器，可将微弱的音频信号放大，推动扬声器B发声具体工作过程如下：温度未到达预定值时，由于温度传感器RT的阻值大于1/2〔Rp+R1〕，IC1的触发端②脚电位高于1/3G〔2V〕，使得IC1的③脚为低电位，二极管VD截止，IC2因得不到供电电压而无音频信号输出，扬声器B无声当温度升高到预定值时，RT的阻值将小于1/2〔Rp+R1〕，IC1的触发端②脚电位低于1/3G〔2V〕，IC1的输出端③脚为低电位跳变到高电平，二极管VD导通，输出约5V〔200mA〕的直流电压该直流电压经电容C2滤波后供应IC2这时IC2产生的警笛信号由OUT端输出，经C3耦合至IC3的输入端③脚进展功率放大放大后的音频信号从IC3的⑤脚输出，最后经电容C6驱动扬声器B发出响亮的警笛报警声240K3K100Ω22K68K7432IC186ųFųF100ųF100ųF220ųF10ųF6v100ųF16543IC2IC1LM336KD9561NE555BOUTtoRTC1C5C4C3C2C6C7In4001GNDOSC1OSC2SEL12R2R1RP+S15G图1.2 超温报警器方案二电路原理图 方案三：为了能让作品在很短时间内模拟上述过程，将题目适当修改，即用数显电路代替工作件，当其接通市电后，数显电路会周而复始地按顺序“1-7-1-9-2〞显示数字。

用插上电源的电烙铁(20W或25W)代替发热件，当发热的电烙铁外壳靠近热敏元件，约几秒钟后，热敏元件感受的温度超过工作件温度的上限，温控电路便工作，首先切断发热件电源，红色发光二极管点亮，1秒钟后再切断工作件数显电路的电源，数显电路停顿工作，并同时发出断续(不是连续)的报警声随后电烙铁远离热敏元件，让其所感受的温度在上限温度以下，温控电路恢复常态，红色发光二极管熄灭，电烙铁重新得电、报警声停，数显电路重新工作当电烙铁再次靠近热敏元件……远离热敏元件，作品重复上述过程图1.3 超温温度报警器方案三电路原理图 通过对以上三种方案的各个方面的比拟.如适用前景和市场经济效益分析来看,方案三虽然有点复杂，但是符合实际贴近生活，各元器件方便购置并且容易设计所以选择第三种方案比拟合理作为本次课程设计3、电路设计3.1器件的应用1) 555定时器应用国产双极型定时器CB555电路构造图它是由比拟器C1和C2，根本RS触发器和集电极开路的放电三极管TD三局部组成 VH是比拟器C1的输入端，v12是比拟器C2的输入端C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。

如果VCO外接固定电压，那么VR1=VCO,VR2=1/2VCO. RD是置零输入端只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响正常工作时必须使RD处于高电平图中的数码1—8为器件引脚的编号图 3-1 555定时器逻辑符号555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路图3-2 555定时器内部构造图电路组成555集成定时器由五个局部组成1.根本RS触发器：由两个“与非〞门组成2.比拟器：C1、C2是两个电压比拟器3.分压器：阻值均为5千欧的电阻串联起来构成分压器，为比拟器C1和C2提供参考电压4.晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响 根本功能当时，，输出电压为低电平，VT饱和导通当时，时，时，C1输出低电平，C2输出高电平，，Q＝0，，饱和导通当、、时，C1、C2输出均为高电平，根本RS触发器保持原来状态不变，因此、VT也保持原来状态不变当、、时，C1输出高电平，C2输出低电平，，Q＝1，，VT截止。

555定时器功能表输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变 表3-3 555定时器逻辑功能表2) 十进制计数/分频器CD4017应用其内部由计数器及译码器两局部组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期CD4017有10个输出端〔O0～O9〕和1个进位输出端～O5-9每输入10个计数脉冲，～O5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号CD4017有3个输〔MR、CP0和~CP1〕，MR为清零端，当在MR端上加高电平或正脉冲时其输出O0为高电平，其余输出端〔O1～O9〕均为低电平CP0和～CPl是2个时钟输入端，假设要用上升沿来计数，那么信号由CP0端输入；假设要用下降沿来计数，那么信号由～CPl端输入设置2个时钟输入端，级联时比拟方便，可驱动更多二极管发光由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器图3-4 CD4017管脚图其引脚功能如下： 　 ① 脚(Y5)，第5输出端； 　　② 脚(Y1)，第1输出端； 　　③ 脚(Y0)，第0输出端，电路清零时，该端为高电平； 　　④ 脚(Y2)，第2输出端； 　　⑤ 脚(Y6)．第6输出端； 　　⑥ 脚(y7)，第7输出端； 　　⑦ 脚(Y3)，第3输出端； 　　⑧ 脚(vss)．电源负端； 　　⑨ 脚(Y8)，第8输出端； 　　⑩ 脚(Y4)．第4输出端； 　　 脚(Y9)．第9输出端； 　　 脚(Qco)，级联进位输出端，每输入 10 个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。

　　 脚(EN)，时钟输入端，脉冲下降沿有效； 　　 脚(CP)，时钟输入端．脉冲上升沿有效； 　　 脚(R)，清零输入端，在“R〞端加高电平或正脉冲时，CD40171C 计数器中各计数单元输出低电平“0〞，在译码器中只有对应“0〞状态的输出端 Y0 为高电平； 　　 脚(VDD)，电源正端．3～18V 直流电压CD4017内部逻辑电原理图如图3-5 所示它是由十进制计数器电路和时序译码电路两局部组成其中的 D 触发器 Fl～F5 构成了十进制约翰逊计数器，门电路 5～14　构成了时序译码电路约翰逊汁数器的构造比拟简单．它实质上是一种串行移位存放器除了第 3 个触发器是通过门电路15、16 构成的组合逻辑电路作用于 F3 的 D3 端以外，其余各级均是将前一级触发器的输出端连接到后一级触发器的输入端 D 的，计数器最后—级的 Q5 端连接到第一级的 D1 端这种计数器具有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码，且译码输出无过渡脉冲干扰等特点通常只有译码选中的那个输出端为高电平，其余输出端均为低电平 约翰逊计数器状态如表1-1所示 　 图3-5约翰逊计数器状态表 当加上清零脉冲后，Q1～Q5 均“0”，由于 Q1 的数据输入端 D1 是 Q5 输出的反码，因此, 输入第—个时钟脉冲后，Q1 即为“ l 〞，这时 Q2 - Q5 均依次进展移位输出，Ql 的输出移至 Q2，Q2的输出移至　Q3……。

如果继续输入脉冲，那么 Q1 为新的 Q5，Q2～Q5 仍然依次移位输出，这样就得到了表 l ～ l 的状态及图 l ～ 3 的波形 图3-6 CD4017内部构造 　　由五级计数单元组成的约翰逊计数器，其输出端町以有 32 种组合状态，而构成十进制计数器只需 10 种计数状态，因此，当电路接通电源之后，有可能进入我们所不需要的 22 种伪码状态 　　为了使电路能迅速进入表 1～ l 所列状态，就在第三级计数单元的数据输入端上加接了两级组合逻辑门，使 Q2 不直接连接 D3，而使 03 由以下关系决定：　　D3＝Q2(Ql+Q3)　　这样做，当电源接通后，不管计数单元出现哪种随机组合，最多经过 8 个时钟脉冲输入之后 ，都会自动进入表 l ～ l 所列状态　　图3-7CD4017的仿真波形图CD4017 有 3 个输入端：复位清零端 R，当在 R 端加高电平或正脉冲时，计数器清零，在所有输出中，只有对应“0”状态的 Q0 输出高电平，其余输出均为低电平：时钟输入端 CP 和 CE，其中 CP 端用于上升沿计数，CE 端用于下降沿计数，这两个输入端的内部逻辑电路如图 2 所示。

由图 2 可见，CP 和 CE 还有互锁的关系，即利用 CP 计数时，CE 端要接低电平：利用 CE 计数时，CP端要接高电平反之那么形成互锁在“R〞 端加上高电平或正脉冲日子，计数器中各计数单元 F1～ F5 均被置零，计数器为“00000 ”状态 　　CD4017 有 10 个译码输出端 Q0～ Q9，它仍随时钟脉冲的输入而依次出现高。