微机第五章答案.doc

5.10 用16K×1位的DRAM芯片组成64K×8位存储器，要求：(1) 画出该存储器的组成逻辑框图2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？（1）组建存储器共需DRAM芯片数N=（64K*8）/（16K*1）=4*8（片）每8片组成16K×8位的存储区， A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号 ，逻辑框图如下（图有误：应该每组8片，每片数据线为1根）　（2）设16K×8位存储芯片的阵列结构为128行×128列，刷新周期为2ms因为刷新每行需0.5μS，则两次（行）刷新的最大时间间隔应小于：为保证在每个1μS内都留出0.5μS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式l 若采用分散刷新方式，则每个存储器读/写周期可视为1μS，前0.5μS用于读写，后0.5μS用于刷新相当于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，满足刷新周期小于2ms的要求；l 若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5μS。

如每隔14个读写周期刷新一行，相当于每15μS刷新一行，刷完一遍需要128×15μS＝1920μS，满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔刷新周期通常可以是2ms，4ms或8msDRAM一般是按行刷新，常用的刷新方式包括：l 集中式：正常读/写操作与刷新操作分开进行，刷新集中完成 特点：存在一段停止读/写操作的死时间，适用于高速存储器DRAM共128行，刷新周期为2ms，读/写/刷新时间均为0.5μS）l 分散式：一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作特点：不存在停止读/写操作的死时间，但系统运行速度降低 （DRAM共128行，刷新周期为128μs，tm＝0.5μS为读/写时间，tr＝0.5μS为刷新时间，tc＝1μS为存储周期）l 异步式：前两种方式的结合，每隔一段时间刷新一次，只需保证在刷新周期内对整个存储器刷新一遍5.11若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？ 该存储器的存储容量=224 *8bit=16M字节需要SRAM2114(1K*4)存储芯片数目：片5.12 在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连接图。

1）采用8K*1位存储芯片，形成64KB存储器2）采用8K*1位存储芯片，形成32KB存储器3）采用4K*1位存储芯片，形成16KB存储器由于地址总线长度为16，故系统寻址空间为（1）8K*1位存储芯片地址长度为13，64KB存储器需要8个8K*1位存储芯片，故总共需要16根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需8片8K*1位存储芯片红色为片选第一片地址范围0000H~1FFFH00000000000000000001111111111111第二片地址范围2000H~3FFFH00100000000000000011111111111111第三片地址范围4000H~5FFFH01000000000000000101111111111111第四片地址范围6000H~7FFFH01100000000000000111111111111111第五片地址范围8000H~9FFFH10000000000000001001111111111111第六片地址范围0A000H~0BFFFH10100000000000001011111111111111第七片地址范围0C000H~0DFFFH11000000000000001101111111111111第八片地址范围0E000H~0FFFFH11100000000000001111111111111111其连线图如下：（2）8K*1位存储芯片地址长度为13，32KB存储器需要4个8K*1位存储芯片故总共需要15根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片8K*1位存储芯片红色为片选第一片地址范围0000H~1FFFH00000000000000000001111111111111第二片地址范围2000H~3FFFH00100000000000000011111111111111第三片地址范围4000H~5FFFH01000000000000000101111111111111第四片地址范围6000H~7FFFH01100000000000000111111111111111其连线图如下：（3）4K*1位存储芯片地址长度为12，16KB存储器需要4个4K*1位存储芯片故总共需要14根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片4K*1位存储芯片红色为片选第一片地址范围0000H~0FFFH00000000000000000000111111111111第二片地址范围1000H~1FFFH00010000000000000001111111111111第三片地址范围2000H~2FFFH00100000000000000010111111111111第四片地址范围3000H~3FFFH00110000000000000011111111111111其连线图如下：方案一：方案二：5.13试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。

要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始查阅资料可知，2732容量为4K×8(字选线12根)，6264容量为8K×8(字选线13根)，因此本系统中所需芯片数目及各芯片地址范围应如下表所示：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1共需2片2732构成系统ROM红色为片选第一片地址范围0000H~0FFFH000000000000000000011111111111第二片地址范围1000H~1FFFH000100000000000000111111111111共需5片6264构成系统RAM红色为片选第一片地址范围4000H~5FFFH010000000000000010111111111111第二片地址范围6000H~7FFFH011000000000000011111111111111第三片地址范围8000H~9FFFH100000000000000100111111111111第四片地址范围0A000H~0BFFFH101000000000000101111111111111第五片地址范围0C000H~0DFFFFH110000000000000110111111111111硬件连线方式之一如下图所示：A14CS 6EN C 2B 1A 0A0-A11RDWRD0-D7AB CS2732。