好文档就是一把金锄头!
欢迎来到金锄头文库![会员中心]
电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

微机原理与接口技术 教学课件 ppt 作者 周鹏ppt 第3章存储器接口.ppt

122页
  • 卖家[上传人]:E****
  • 文档编号:89504298
  • 上传时间:2019-05-26
  • 文档格式:PPT
  • 文档大小:4.85MB
  • / 122 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • 第3章 存储器接口,3.1 概述,3.2 主存储器,3.4 高速缓冲存储器,3.5 辅助存储器,3.3 存储器接口电路,开始,3.1 概 述,一、存储器分类,1. 按存储介质分类,(1) 半导体存储器,(2) 磁表面存储器,(3) 磁芯存储器,(4) 光盘存储器,易失,TTL 、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,(1) 存取时间与物理地址无关(随机访问),顺序存取存储器 磁带,2. 按存取方式分类,(2) 存取时间与物理地址有关(串行访问),随机存储器,只读存储器,直接存取存储器 磁盘,在程序的执行过程中 可 读 可 写,在程序的执行过程中 只读,磁盘 磁带 光盘,高速缓冲存储器(Cache),Flash Memory,存 储 器,,,,,3. 按在计算机中的作用分类,高,,小,快,1. 存储器三个主要特性的关系,二、存储器的层次结构,,,,,,,,,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,(速度),(容量),3.2 主存储器,一、概述,1. 主存的基本组成,2. 主存和 CPU 的联系,高位字节 地址为字地址,低位字节 地址为字地址,设地址线 24 根,按 字节 寻址,按 字 寻址,若字长为 16 位,按 字 寻址,若字长为 32 位,3. 主存中存储单元地址的分配,224 = 16 M,8 M,4 M,(2) 存储速度,4. 主存的技术指标,(1) 存储容量,(3) 存储器的带宽,主存 存放二进制代码的总数量,读出时间 写入时间,存储器的 访问时间,读周期 写周期,位/秒,芯片容量,二、半导体存储芯片简介,1. 半导体存储芯片的基本结构,1K × 4位,16K × 1位,8K × 8位,10,4,14,1,13,8,存储芯片片选线的作用,用 16K × 1位 的存储芯片组成 64K × 8位 的存储器,,,,,,,,,32片,2. 半导体存储芯片的译码驱动方式,(1) 线选法,(2) 重合法,,,,0,0,三、随机存取存储器 ( RAM ),1. 静态 RAM (SRAM),(1) 静态 RAM 基本电路,A´ 触发器非端,A 触发器原端,T1 ~ T4,① 静态 RAM 基本电路的 读 操作,,,,,,,,,,② 静态 RAM 基本电路的 写 操作,,,,,,,(2) 静态 RAM 芯片举例,① Intel 2114 外特性,存储容量 1K×4位,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,(3) 静态 RAM 读 时序,,,(4) 静态 RAM (2114) 写 时序,,,(1) 动态 RAM 基本单元电路,2. 动态 RAM ( DRAM ),读出与原存信息相反,读出时数据线有电流 为 “1”,,,,,,,,,,,,,,,写入与输入信息相同,写入时CS充电 为 “1” 放电 为 “0”,,,,T,无电流,有电流,(2) 动态 RAM 芯片举例,① 三管动态 RAM 芯片 (Intel 1103) 读,,读 写 控 制 电 路,,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,,,② 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,,② 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,③ 单管动态 RAM 4116 (16K × 1位) 外特性,④ 4116 (16K × 1位) 芯片 读 原理,,,63,0,0,0,,,⑤ 4116 (16K × 1位) 芯片 写 原理,63,0,,(3) 动态 RAM 时序,行、列地址分开传送,写时序,数据 DOUT 有效,数据 DIN 有效,读时序,(4) 动态 RAM 刷新,刷新与行地址有关,“死时间率” 为 32/4000 ×100% = 0.8%,“死区” 为 0.5 μs ×32 = 16 μs,以 32 × 32 矩阵为例,tC = tM + tR,无 “死区”,② 分散刷新(存取周期为1μs),(存取周期为 0.5 μs + 0.5 μs),以 128 ×128 矩阵为例,③ 分散刷新与集中刷新相结合,对于 128 ×128 的存储芯片(存取周期为 0.5μs),将刷新安排在指令译码阶段,不会出现 “死区”,“死区” 为 0.5 μs,若每隔 2 ms 集中刷新一次,“死区” 为 64 μs,3. 动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,四、只读存储器(ROM),1. 掩膜 ROM ( MROM ),行列选择线交叉处有 MOS 管为“1”,行列选择线交叉处无 MOS 管为“0”,2. PROM (一次性编程),3. EPROM (多次性编程 ),(1) N型沟道浮动栅 MOS 电路,紫外线全部擦洗,(2) 2716 EPROM 的逻辑图和引脚,4. EEPROM (多次性编程 ),电可擦写,局部擦写,全部擦写,5. Flash Memory (快擦型存储器),,比 E2PROM快,EPROM,价格便宜 集成度高,EEPROM,电可擦洗重写,具备 RAM 功能,五、存储器与 CPU 的连接,1. 存储器容量的扩展,用 2片 1K × 4位 存储芯片组成 1K × 8位 的存储器,,,,,,,,,,,,3.3 存储器接口电路 半导体存储器分类,一:半导体存储器的特点。

      1.RAM的分类及特点 (1)双极型RAM:存取速度高,集成度低,功耗大,成本 高 (2)MOS型静态RAM:集成度、功耗介于双极型RAM与 动态RAM之间,不需要刷新 (3)MOS型动态RAM的特点:必须定时刷新,集成度高, 功耗低,价格便宜 2.ROM的分类及特点 (1)掩膜型ROM:厂家写入,用户只读 (2)可编程PROM:用户可编程写入一次 (3)紫外光擦除可编程EPROM:可多次擦写,擦除须用紫 外光 (4)电可擦除的可编程EPROM(EPROM):可用电信号多 次擦写 二:半导体存储器的技术指标,1.存储容量 存储器容量(S)=存储单元数(p)×数据位数(i) 数据位数(i)一般等于芯片数据线的根数;而存储单元个数(p)与存储器芯片的地址线条数(k)有如下关系:p=2k 2.存取速度 存取速度用二个指标来衡量:存取时间和存储周期 存取时间是指从CPU给出有效的存储器地址来启动一次存储器读写操作,到该操作完成所经历的时间 存储周期则是指连续两次访问存储器之间所需的最小时间间隔存储周期等于存取时间加上存储器的恢复时间 3.3.1 静态读写存储器SRAM 1.工作原理 静态读写存储器(SRAM)存储单元的内部结构如图3-1所示,见下页:,图3-1 SRAM 存储单元的内部结构,2.SRAM芯片介绍 6264是8K×8的SRAM芯片,其引脚如下图所示。

      6116是2K×8芯片,其引脚如下图所示3.SRAM的读写时序 存储器读周期时间tRC=读取时间tAA+读恢复时间tRS二次读操作之间的时间间隔不应小于存储器读周期时间 存储器读时序图,存储器写周期的时序与读周期类似见下图 写周期时间tWC=地址建立时间tAW+写入脉冲宽度tWP+恢复时 间tRS,3.3.2 动态读写存储器DRAM 1.工作原理 单管动态读写存储器的工作原理如下图所示2.DRAM芯片介绍 2164A是容量为64K×1位的动态随机存储器芯片,其外部引脚如下图所示DRAM采用行地址和列地址来确定一个单元,相应片内地址划分为行地址和列地址两组,行列地址共用一组地址信号线分时传送 2164A的数据线有二根:用于输入的Din和用于输出的Dout RAS为行地址选通信号,利用该信号将行地址锁存到芯片内部的行地址缓冲寄存器 CAS为列地址选通信号利用该信号将列地址锁存到芯片内部的列地址缓冲寄存器 工作时地址总线上先送上行地址,后送上列地址,它们分别在RAS和CAS有效期间被锁存在锁存器中 3.DRAM芯片的读写过程 1.数据读出 DRAM数据的读出时序如图3-2所示(见下页),,,,,图3-2 2.数据写入 DRAM数据写入过程如图3-3所示(见下页),图3-3 3.刷新 DRAM芯片的刷新时序如图3-4所示(见下页),图3-4 3.3.3 CPU与存储器的连接 一、主存容量的扩展方法 所需片数=需要扩展的容量/单片容量 例如:某系统要增加8K×8的存储容量,若选用2114芯片(1K×4),则需要:(8K×8)/(1K×4)=16片。

      1.位扩展 位扩展如图3-4所示(见下图) 位扩展的特点: ① 每个存储芯片的地址线和控制线(包括选片信号线、读/写信号线等)并联在一起,以保证对两个芯片及内部存储单元的同时选中② 数据线分别引出连接至数据总线的不同位上,以保证通过数据总线一次可访问到8位数据 经过位扩展以后,图7-13所示的8片64K×1芯片等效于图3-5所示的一片64K×8芯片 2.字扩展 字扩展法如图3-6(见下页)所示, 该图中4个芯片的地下分配如下: 第一片 最低地址 0000H 最高地址 3FFFH 第二片 最低地址 4000H 最高地址 7FFFH 第三片 最低地址 8000H. 最高地址 BFFFH 第四片 最低地址 C000H 最高地址 FFFFH 图3-5 64K X 8芯片组,图3-6 字扩展,经过字扩展以后,图7-15所示的4片16K×8芯片等效于图7-14所示的一片64K×8芯片 字扩展的特点: ① 各芯片的数据线并联,接至相应的系统数据总线 ② 芯片的地址线并联到地址总线对应位上,地址总线高位接 译码器,译码器输出用作各个芯片的片选信号。

      ③ 读写控制信号并联后与控制总线中相应的信号连接 3.字位全扩展 扩展方法如图3-7所示(见下页)这8片16K×4芯片经字位扩展后仍等效于图7-14所示的一片64K×8芯片 内存扩展的次序一般是先进行位扩展,构成字长满足要求的内存模块,然后再用若干个这样的模块。

      点击阅读更多内容
      猜您喜欢
      微机原理及应用 教学课件 ppt 作者 胡钢 第十二章.ppt 建筑工程计量与计价 教学课件 ppt 作者 闫瑾 05土石方工程.ppt 制冷压缩机 教学课件 ppt 作者 吴业正 第五章 螺杆式制冷压缩机.ppt 罗马千禧教堂 理查德迈耶....ppt 建筑工程计量与计价 教学课件 ppt 作者 闫瑾 06桩基础工程.ppt 制冷压缩机与设备 教学课件 ppt 作者 朱立 第八章 其他型式的制冷压缩机.ppt 微机原理与接口技术 基于嵌入式芯片 教学课件 ppt 作者 徐惠民 chap6.ppt 微机原理与接口技术 基于嵌入式芯片 教学课件 ppt 作者 徐惠民 chap9.ppt 控制工程基础 教学课件 ppt 作者 曾励5 5.ppt 控制工程基础 教学课件 ppt 作者 陈瑞华 主编 1_第5章 控制系统的稳定性分析.ppt 微机原理与接口技术 教学课件 ppt 作者 吉海彦 第06章 输入输出接口和中断技术(第2部分).ppt 微机原理与接口技术 教学课件 ppt 作者 吉海彦 第05章 微型计算机存储器接口技术.ppt 微机原理与接口技术 教学课件 ppt 作者 吉海彦 第06章 输入输出接口和中断技术(第3部分).ppt 微机原理与接口技术 教学课件 ppt 作者 周国运 微机原理与接口技术5.ppt 老板与员工的共赢之道.ppt 微机原理与接口技术 教学课件 ppt 作者 周国运 微机原理与接口技术12.ppt 建筑构造与识图 教学课件 ppt 作者 魏明 1 第二章 投影的基本知识5.ppt 控制工程基础第3版 教学课件 ppt 作者 孔祥东  王益群 第五章.ppt 会展基本知识培训.ppt 制冷与低温工艺 教学课件 ppt 作者 程有凯 第四章第五章.ppt
      关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
      手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
      ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.