微机原理与接口技术 教学课件 ppt 作者 吉海彦 第05章 微型计算机存储器接口技术.ppt

第五章 微型计算机存储器接口技术,5.1 存储器概述,存储器是微型计算机系统中用来存放程序和数据的基本单元或设备一、存储器的分类,按存储介质分：半导体存储器、磁介质存储器和光存储器 按存储器与cpu的耦合程度分：内存和外存,1.半导体存储器的分类 a. 双极型存储器; b. MOS型存储器 2.按存取方式分类 （1）随机存取存储器RAM a. 静态RAM b. 动态RAM,(一) 半导体存储器的分类及特点,（2）只读存储器ROM,a. 掩模式ROM； b. 熔炼式可编程的PROM， c. 可用紫外线擦除、可编程的EPROM; d. 可用电擦除、可编程的E2PROM等 e. 闪速存储器（Flash Memory）：简称闪存,闪存：Flash Memory,特点：非易失性存储器， 可在系统电可擦除和可重复编程,闪速存储器的技术分类：全球闪速存储器的主要供应商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技术架构的不同，分为几大阵营NOR技术,NAND,AND技术,由EEPROM派生的闪速存储器,3.按在微机系统中位置分类,1.存储容量 存储容量是指存储器所能存储二进制数码的数量， 存储容量=存储字数(存储单元数) ×存储字长(每单元的比特数) 例如，某存储芯片的容量为1024×4，即该芯片有1024个存储单元，每个单元4位代码。

2.存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，也称为访问时间 存取速度也可用存取周期或数据传输速率来描述.,二、存储器的主要性能指标 衡量半导体存储器性能的主要指标有存储容量、存取速度、功耗和可靠性3.功耗和体积 功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（µW/位）或者毫瓦/位（mW/位） 体积和功耗越小越好. 4.可靠性 可靠性一般是指对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上三、内存的基本组成,① 地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址 ② 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入 ③ 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据④ 存储体： 是存储芯片的主体，由基本存储元按照一定的排列规律构成一、静态RAM,RAM 通常用来存储当前运行的程序和在程序运行过程中需要改动的数据相对于DRAM, SRAM具有速度快，接口简单、读写操作简便等特点，但其存储容量下，价格也偏高，故通常在多级存储系统中被用于构成cache存储器。

5.2 随机存储器,常用的SRAM芯片有: Intel公司生产的2114、2128、6116、6264、62256等 如HY6116，HM62256，HM628128,等等 容量:1K×4, 1K×8, 2K×8, K×8,…512K×8 现以2114芯片为例对SRAM的芯片特性和接口方法进行介绍1.芯片特性 Intel 2114是一种存储容量为1K×4位，存取时间最大为450ns的SRAM芯片如下图：,2. 内部结构,,片选及读／写控制电路：用于实现对芯片的选择及读／写控制,存储矩阵：Intel 2114内部共有4096个存储电路，排成64×64的短阵形式,地址译码器：输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码；,I/O控制电路：分为输入数据控制电路和列I／O电路，用于对信息的输入／输出进行缓 冲和控制；,二、DRAM 1.芯片特性 Intel 2164是一种存储容量为64K×1位、最大存取时间为200ns、刷新时间间隔为2ms的DRAM芯片2. Intel 2164的内部结构,2.接口方法 DRAM控制器一般由如下部分组成： ① 地址多路开关： 由于要向DRAM芯片分时送出行地址和列地址，所以必须具有多路开关，把来自CPU的地址变成行地址和列地址分两次送出。

② 刷新定时器： 用来定时提供刷新请求 ③ 刷新地址计数器： 提供刷新的地址，每刷新一行，计数器自动加1，全部行刷新一遍后自动归零，重复刷新过程④ 仲裁电路： 当来自CPU的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优先权进行裁定 ⑤ 时序发生器： 提供行地址选通信号RAS、列地址选通信号CAS和写允许信号WE，以满足对存储器进行访问及对芯片进行刷新的要求DRAM控制的逻辑框图,三、存储器扩展技术,对于存储体中存储单元的排列方式，通常分为字结构方式和位结构方式两种字结构方式：指芯片上所有的存储元排列成不同的存储单元，每个单元一个字，每个字的各位在同一芯片内如：1K*8,位结构方式：指芯片上所有的存储元排列成不同的存储单元，每个单元一位，即所有存储元排列成不同字的同一位如：8K*1,例1 用1K×4的2114芯片构成lKB的存储器系统,分析： 由于每个芯片的容量为1K，故满足存储器系统的容量要求但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。

在读/写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等; 其容量分别为2K×8位至64K×8,512K×8 位; 封装形式:前两种为24脚双列可直插式封装，后几种为28脚双列直插式封装5.3 只读存储器,一、可擦除可编程的ROM,Intel 2716芯片引脚排列图,1.芯片特性 Intel 2716: 容量为16K（2K×8位); 存取时间: 约450ns; 单一的+5V电源各引脚的功能如下： • Al0~A0：地址信号输入引脚，可寻址芯片的2K个存储单元； • O7~O0： 双向数据信号输入输出引脚； • CE：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作； • OE ：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出； • Vcc：+5v电源，用于的读操作； • VPP：+25v电源，用于在专用装置上进行写操作； • GND：地2. 内部结构,,存储阵列：Intel2716存储器芯片的存储阵列由2K×8个带有浮动栅的MOS管构成，共可保存2K×8位二进制信息； • X译码器：又称为行译码器，可对7位行地址进行译码； • Y译码器：又称为列译码器，可对4位列地址进行译码； • 输出允许、片选和编程逻辑：实现片选及控制信息的读/写； • 数据输出缓冲器：实现对输出数据的缓冲。

为什么只需要11根地址线进行片内地址译码？,3.接口方法 Intel2716芯片与8位CPU的连接方法如下： ① 低位地址线、数据线直接相连； ② 工作电源VCC直接与+5V电源相连，编程电源通常由开关控制； ③ CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图6.12所示的3种方法图5.12 Intel 2716芯片与CPU的连接方法,（b）,RD,,4.接口举例 （1）要求 用2716 EPROM芯片为某8位微处理器设计一个16KB的ROM存储器已知该微处理器地址线为A0～A15，数据线为D0～D7， “允许访存”控制信号为M，读出控制信号为RD画出EPROM与CPU的连接框图2）分析,由于每个芯片的字长为8位，故满足存储器系统的字长要求但由于每个芯片只能提供2K个存储单元，故需用8片这样的芯片，以满足存储器系统的容量要求3) 设计要点,先将每个芯片的11位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低11位 将每个芯片的8位数据线依次接至系统数据总线的D0-D7 8个芯片的OE端并在一起后接至系统控制总线的存储器读信号 它们的引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。

5V,图5.13 EPROM与CPU连接框图,当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元在读信号的作用下，选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出EEPROM的读写操作与SRAM, EPROM基本相同，不过变成写入的时间较长，写入一个字节需1-5ms在大量的内容需要修改时，花费时间较多 因EEPROM是非易失存储器，而且可以擦除和写入，因而非常适合在嵌入式系统中用于一些偶尔需要修改的少量的参数二、电可擦除可编程的ROM,三、 闪速存储器,1、闪存的组织结构,闪存有两种组织结构：按页面组织和按区块组织按页面组织：按页面组织的闪存，其内部有一页缓存闪存的存储体按页面组织，页缓存的大小与存储体的页大小一致，速度快 按区块组织：按区块组织的闪存，提供字节、区块和芯片擦除能力，编程较灵活2、闪存的应用举例,（1）SST 28EE020 –2M比特页面式闪存,外部按256k*8组织，内部组织为2048页，每页128个字节页面写周期为5ms, 读出时间为120~150ns.,,,,,,,,SST 28EE020,行地址A7-A17,列地址A0 –A6,CE,WE,OE,DQ0-DQ7,行地址决定页面位置； 列地址决定页内地址。

工作方式及命令序列： 上电后，芯片处于读出操作状态在执行了特定的命令序列之后，才进入其他状态，如芯片擦除、页面擦除、编程写入等操作 闪存在接口信号控制下，通过软件命令实现各种操作根据电子器件工程联合会的建议，闪存应提供软件数据保护方式（SDP),避免数据意外改变2）SST 28SF040 –4M比特区块式闪存,外部按512k*8组织，内部组织为2048个块，每块512个字节速度快，功耗低.,可对任一字节编成写入，而不改变其他单元的内容；提供了字节擦除、区块擦除和整片擦除功能在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括： • 地址线的连接； • 数据线的连接； • 控制线的连接； 在连接中要考虑的问题有以下几个方面：,5.4 存储器与CPU的连接,一、存储器接口应考虑的几个问题 1. 存储器与CPU之间的时序配合,CPU在取址和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。

2. CPU总线负载能力;,在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载3. 存储芯片的选用：包括存储器容量及存储器空间的安排,内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配是一个重要的问题另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的。