电子测试与实验技术：07-计数译码显示电路.ppt

计数译码显示电路（实验十九）计数译码显示电路（实验十九）4位二进制同步加计数器位二进制同步加计数器表表5.18.4 CC40161功能表功能表 清清零零使使能能数据输入数据输入置数置数进位进位置数置数ET=CTT&CTPCO=Q3Q2Q1Q0ETCP操作状态操作状态 0 x x x 清除清除 1 0   x 预置预置 1 1   0 保持保持 1 1   1 计数计数一、计数器一、计数器40161的逻辑功能及其应用的逻辑功能及其应用1. 40161的时序波形图的时序波形图2. 2. 构成任意进制计数器的方法构成任意进制计数器的方法• 利用同步预置利用同步预置清零清零•利用异步清零利用异步清零优点：优点：清零可靠清零可靠输出没有毛刺输出没有毛刺3. 3. 构成多位计数器的级联方法构成多位计数器的级联方法串行进位（异步）串行进位（异步）优点优点：简单；：简单；缺点缺点：速度较慢：速度较慢六十进制计数器六十进制计数器: :出现竞争冒险的可能性较大出现竞争冒险的可能性较大六十进制计数器六十进制计数器并行进位（同步）并行进位（同步）优点优点：速度较快；：速度较快；缺点缺点：较复杂。

较复杂3. 3. 构成多位计数器的级联方法构成多位计数器的级联方法Pin AssignmentsPin AssignmentsTop ViewTop View•Segment IdentificationSegment Identification•Display:Display:灯测试灯测试灭灯灭灯锁存锁存A A3 3 A A0 0 A A1 1 A A2 2 1.1.译码器译码器CD4511BCCD4511BC二、译码显示电路的构成二、译码显示电路的构成与与74LS4874LS48管脚基本兼容管脚基本兼容*Depends upon the BCD code applied during the 0 to 1 transition of LE.X = Don’t CareTruth Table• Light Emitting Diode (LED) Readout2. 2. 共阴七段显示器共阴七段显示器3.译码显示电路的构成公共公共限流限流电阻电阻CD40161 MC14161MC14011 CD4011MC14511 CD4511见见137137、、138138、、344344页页芯片管脚图芯片管脚图五、实验注意事项五、实验注意事项 1 1．电源．电源（（VDD=VDD=＋＋5V5V、、VSS=VSS=地）地） 核对无误，再接入核对无误，再接入！！2 2．输出端切忌短路、线与！．输出端切忌短路、线与！3 3．．CMOSCMOS电路电路多余输入端多余输入端 —— —— 不能悬空不能悬空4 4．电路图一定要标上芯片引脚号．电路图一定要标上芯片引脚号6. CMOS6. CMOS电路驱动电路驱动TTLTTL电路的能力有限电路的能力有限137 7．．如如果果显显示示字字符符变变化化很很快快，，模模糊糊不不清清，，可可能能是是由由于于电电源源电电流流的的跳跳变变引引起起的的，，可可在在集集成成电电路路器器件件的的电电源源端端V VCCCC加加退退耦耦滤滤波波电电容容。

通通常常用用几几十微法的大电容与十微法的大电容与0.010.01 F F的小电容相并联的小电容相并联 验收内容验收内容o计数译码显示功能实现o波形的示波器输出登陆电信系开放实验管理系统进行预约登记三、下次实验三、下次实验——移位寄存器及其应用移位寄存器及其应用o实验内容实验内容nP180思思考考题题与与扩扩展展实实验验6：：利利用用CC40194和门电路设计实现环形计数器和门电路设计实现环形计数器实验二十三实验二十三 移位寄存器及其应用移位寄存器及其应用{End}。