用于升压电路中的n阱电位控制电路的制作方法.docx

用于升压电路中的n阱电位控制电路的制作方法专利名称：用于升压电路中的n阱电位控制电路的制作方法技术领域：本发明涉及一种N阱电位控制电路，特别涉及一种用于升压电路中的N阱电位控 制电路背景技术：升压电路是一种基于单一的输入电压而输出多个高于输入电压的一种电路经常 用于存储电路中，特别是需要多个电压以适当读取和写入的闪存或相变存储器中图1所示的是一个常见的升压电路，其中Ml，M2，M4为PMOS，M3为^0S，Cf为电 荷转移电容，Cout为稳压电容，Vin为输入电压，Vout为经升压电路升压后的输出电压，GND 为“地”首先，Ml与M3导通，M2与M4断开，Cf下极板CFN接地，Cf上极板CFP接Vin，Cf 被充电；然后Ml与M3断开，M2与M4导通，Cf下极板CFN接Vin，由于电容Cf两端电压不 能跳变，Cf上极板CFP电压变为2Vin，Cf通过M2对Cout放电在电路刚启动的时候稳压电容Cout上没有存储电荷，Vout电压要低于Vin要高于 输入的电源电压，而当稳压电容Cout上存储一定电荷后，Vout高于Vin，并且电容Cf的上 极板CFP电压也在Vout与于Vin之间来回转换。

为保证PMOS管Ml，M2能够完全关断，以 及保证电路的稳定性，Ml, M2所在N阱电位VH必须接在输入电压Vin与输出电压Vout的 较高者中，即 VH = MAX {Vin, Vout}传统的处理方式如图2，其中SA为灵敏放大器，INV为反相器，M7，M8为PMOS晶体 管，其所在N阱与VH相连该电路通过比较Vout与Vin的电压大小，将电压值较高者接至 VH，用以驱动图1中PMOS管Ml，M2所在的N阱若Vout低于Vin，敏感放大器输出低电平， M8断开，M7导通，此时Vin接至VH若Vout高于Vin，敏感放大器输出高电平，M7断开，M8 导通，此时Vout接至VH由于这种处理方式引入了敏感放大器，会增加静态功耗，占据相对较大芯片面积 并且当Vout的电压高于Vin时，由于敏感放大器输出端输出高电平的电压值不能高于Vin， 此时M7无法完全关断，会有电流从VH流向Vin因此，迫切需要改进现有升压电路中N阱控制电路发明内容本发明的目的在于提供一种芯片面积小且能使MOS管完全关断的用于升压电路 中的N阱电位控制电路为了达到上述目的及其他目的，本发明提供的用于升压电路中的N阱电位控制电 路，包括采用MOS管和电流源构成且用于比较升压电路接入的输入电源Vin和输出的电压 Vout的比较电路；分别接入输入电源Vin和电压Vout且输出互连以便与升压电路中的N阱 连接的输入电源选择管和输出电压选择管；连接在所述比较电路输出端以便在输入电源选 择管导通时能向所述输出电压选择管提供不低于Vout的关断信号的第一控制电路；以及 与所述比较电路输出端及升压电路的输出端以便在输出电压选择管导通时能向所述输入电源选择管提供不低于Vin的关断信号的第二控制电路。

较佳的，所述第一控制电路为反相器；所述第二控制电路可包括两条分别在所 述反相器的输入信号和输出信号控制下输出电压Vout或O的电路较佳的，所述比较电路包含由漏端接入电压Vin的第一 PMOS管和第一电流源串联 而成的电路、以及由漏端接入电压Vout且栅端与所述第一 PMOS管栅端相连的第二 PMOS管 和第二电流源串联而成的电路，其中，第一PMOS管的宽长比的比值和第二PMOS管的宽长比 的比值之比等于第一电流源和第二电流源的电流比值较佳的，上述第一 PMOS管和第二 PMOS管可以都为单管；也可以各自都由两PMOS 管串联而成；例如，第一 PMOS管由栅源互连的两PMOS管串联而成较佳的，第一电流源和第二电流源可由多个MOS管及向所述多个MOS管提供直流 偏置电流的第三电流源构成的恒流电路；例如，所述恒流电路可包括第三电流源、与所述 第三电流源串接且栅漏相连的第一 NMOS管、栅端与所述第一 NMOS管栅端连接而漏端与第 一 PMOS管源端连接的第二 NMOS管、栅端与所述第一 NMOS管栅端连接而漏端和第二 PMOS管 源端连接的第三NMOS管，其中，第一 PMOS管的栅端与所述第二 NMOS管漏端相连。

再例如， 所述恒流电路可包括栅源相连的第三PMOS管、串接在所述第三PMOS管源端的第三电流 源、漏端与第一 PMOS管源端连接的第二 NMOS管、漏端与第二 PMOS管源端连接的第三NMOS 管，其中，第一 PMOS管的栅端与所述第三PMOS管栅端相连，第二 NMOS管栅漏及第三NMOS 管栅端相连综上所述，本发明的用于升压电路中的N阱电位控制电路不采用放大器，而直接 通过比较升压电路接入的输入电源和输出电压，并根据所比较的结果使用第二控制电路来 驱动连接受控N阱与输入电源Vin的输入电源选择管，如此可在输入电源电压低于升压电 路的输出电压时，完全关闭该输入电源选择管，进而有效降低功耗，增加电路的稳定性图1为现有升压电路示意图图2为现有的升压电路中的N阱电位控制电路示意图图3为本发明的用于升压电路中的N阱电位控制电路的原理性示意图图4至图9为本发明的用于升压电路中的N阱电位控制电路的详细电路示意图具体实施例方式请参阅图3，本发明的用于升压电路中的N阱电位控制电路包括比较电路、输入 电源选择管和输出电压选择管、第一控制电路、以及第二控制电路等所述比较电路采用MOS管和电流源构成，用于比较升压电路接入的输入电源Vin 和输出的电压Vout。

如图3所示，比较电路可包括漏端接入输入电源Vin而源端接电流源 Il的PMOS管Ml (即第一 PMOS管)、漏端接输出的电压Vout而源端接电流源12的PMOS管 M2 (即第二 PMOS管)、电流源Il (即第一电流源)、及电流源12 (即第二电流源)，PMOS管 Ml和PMOS管M2共栅，两者的栅端接入偏置电压Vbias，PMOS管M2的源端作为输出端CO 其中，PMOS管Ml的宽长比(即W1/L1) PMOS管M2的宽长比(即W2/L2)=电流源Il的 电流电流源12的电流=1 mPMOS管Ml和PMOS管M2可以都是单管，即如图4至图7所示的PMOS管Mla禾口 PMOS管M2a，也可以是多管串联而成的，如图8所示，PMOS管Ml由漏端接入输入电源Vin 且栅源互连的PMOS管Mla及漏端连接PMOS管Mla源端且栅源互连的PMOS管M12串联而 成；PMOS管M2由漏端接入电压Vout且栅端连接PMOS管Mla的栅端的PMOS管M2a及漏端 连接PMOS管M2a源端且栅端连接PMOS管Ml2栅端的PMOS管Ml3串联而成此外，也可如 图9所示，PMOS管Ml由漏端接入输入电源Vin的PMOS管Mla和漏端连接PMOS管Mla源 端的PMOS管M12串联而成；PMOS管M2由漏端接入电压Vout且栅端连接PMOS管Mla的栅 端的PMOS管M2a和漏端连接PMOS管M2a源端且栅端连接PMOS管Ml2栅端的PMOS管Ml3 串联而成。

同样，电流源Il及电流源12也可采用多种不同形式的电路来实现例一如图4所示，构成电流源Il及电流源12的元件有一端接入输入电源Vin 的电流源13(即第三电流源)；漏端连接在电流源13另一端、源端接地(即GND)、栅漏互连 的NMOS管M9 (即第一 NMOS管)；与NMOS管M9共栅且漏端连接PMOS管Mla的源端而源端 接地的NMOS管MlO (即第二 NMOS管)；与NMOS管M9共栅且漏端连接PMOS管M2a的源端 而源端接地的NMOS管Mll (即第三NMOS管)，而NMOS管Mll的宽长比与NMOS管MlO的宽 长比的比值也为m例二电流源Il及电流源12可采用如图5所示电路来实现即漏端接入输入电 源Vin、栅源互连后连接在PMOS管Mla的栅端的PMOS管M9 (即第三PMOS管)；连接在PMOS 管M9源端和地之间的电流源13 ；栅漏互连后连接在PMOS管Mla源端而源端接地的NMOS管 MlO ；以及和NMOS管MlO共栅、漏端连接PMOS管M2a源端、源端接地的NMOS管Mil例三电流源Il及电流源12可采用如图6所示电路来实现即漏端接入输入 电源Viru栅源互连后连接在PMOS管Mla的栅端的PMOS管M9 ；连接在PMOS管M9源端和地 之间的电流源13 ；栅漏互连后连接在PMOS管Mla源端的NMOS管M12 ；栅漏互连后连接在 NMOS管M12源端而源端接地的NMOS管MlO ；与NMOS管M12共栅且漏端连接PMOS管M2a源 端的NMOS管M13 ；以及漏端连接NMOS管M13源端、栅端连接NMOS管MlO栅端、源端接地的 NMOS 管 Mil。

例四电流源Il及电流源12可采用如图7所示电路来实现即漏端接入输入 电源Viru栅源互连后连接在PMOS管Mla的栅端的PMOS管M9 ；连接在源端和地之间的电 流源13 ；漏端接入输入电源Viru栅端连接PMOS管M9的栅端的PMOS管M14 ；栅漏互连后接 在PMOS管M14源端而源端接地的NMOS管M15 ；漏端连接在PMOS管Mla的源端、栅端连在 NMOS管Ml5的栅端的NMOS管Ml2 ；漏端连接在NMOS管Ml2的源端、源端接地、栅端接匪OS 管M12漏端的NMOS管MlO ；和NMOS管M12共栅、漏端连接PMOS管M2a源端的NMOS管M13 ； 以及漏端接NMOS管M13源端、源端接地、栅端接NMOS管MlO栅端的NMOS管Mil例五电流源Il及电流源12可采用如图8所示电路来实现即一端接入输入 电源Vin的电流源13 ；漏端连接在电流源13另一端、源端接地(即GND)、栅漏互连的NMOS 管M9 ；与NMOS管M9共栅、漏端连接PMOS管M12的源端、源端接地的NMOS管MlO ；与NMOS 管M9共栅、漏端连接PMOS管M13的源端、源端接地的NMOS管Mil例六电流源Il及电流源12可采用如图9所示电路来实现。

即一端接入输入 电源Vin的电流源13 ；栅漏互连后连接在电流源13另一端、源端接地(即GND)的NMOS管M9 ；漏端接入输入电源Vin、栅源互连后接PMOS管M12的栅端的PMOS管M15 ；栅端接NMOS 管M9的栅端、漏端接PMOS管M15源端、源端接地的NMOS管M14 ；栅端连在NMOS管M14的 栅端、漏端连接在PMOS管M12的源端、源端接地的NMOS管MlO ；以及和NMOS管MlO共栅、 漏端连接PMOS管Ml3源端、源端接地的NMOS管Mil所述输入电源选择管M7和输出电压选择管M8的输出端互连后向升压电路中的N 阱提供控制电压VH，其中，输入电源选择管M7接入输入电源Vin，输出电压选择管M8接入 电压Vout，也就是连接在升压电路的输出端所述第一控制电路连接在所述比较电路输出端CO以便在输入电源选择管M7导通 时能向所述输出电压选择管M8提供不低于Vout的关断信号，其可以为反相器(即INV) 即如各图所示，输入端连接在比较电路输出端CO而输出端连接在输出电压选择管M8栅端 的反相器所述第二控制电路与所述比较电路输出端CO及升压电路的输出端连接，以便在 输出电压选择管M8导通时能向所述输入电源选择管M7提供不低于Vin的关断信号。

在本 实施例中，所述第二控制电路包括两条分别在所述反相器的输入信号和输出信号控制下输 出电压Vout的电路如各图所示，所述第二控制电路包括漏端接入电压Vout的PMOS管 M3 ；漏端接PMOS管M3源端、栅端接反相器输入端、源端接地的NMOS管M5 ；栅端接NMOS管 M5漏端、漏端接电压Vout的PMOS管M4 ；以及栅端接反相器输出端、漏端接PMOS管M4源 端、源端接地的NMOS管图3至图9所示的各电路的工作原理类似，在此仅以图3为例予以说明当升压电路输出端的电压Vout高于输入电源Vin，由于PMOS管Ml与PMOS管。