电子技术课件项目六编码译码显示电路的制作教学课件.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,二级,三级,四级,五级,2022/2/14,,‹#›,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2022/2/14,,‹#›,,,,电 子 技 术,项目六,编码译码显示电路的制作,,,,知识目标,掌握常用数制之间的转换；,理解编码器、译码器、数据选择器和加法器的定义；,熟悉集成编码器、译码器及数据选择器芯片的引脚、逻辑符号及功能表；,掌握编码器、译码器、数据选择器的应用；,熟练掌握组合逻辑电路的分析和设计方法技能目标,会测试常见组合逻辑电路的引脚和逻辑功能；,会应用常见组合集成电路；,会组装较复杂的组合逻辑电路01,了解数制与编码的基础知识，掌握常见编码器的工作原理、逻辑功能和使用方法；通过编码器逻辑功能测试，加深对组合逻辑电路的认识，并掌握测试组合逻辑电路的方法任务一,测试编码器的逻辑功能,任务目标,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,测试编码器的逻辑功能,,,,,,,引入：条形码,(barcode),是将宽度不等的多个黑条和空白，按照一定的编码规则排列，用以表达一组信息的图形标识符。

常见的条形码是由反射率相差很大的黑条和白条排成的平行线图案条形码可以标出物品的生产国、制造厂家、商品名称、生产日期、图书分类号、邮件起止地点、类别、日期等许多信息，因而在商品流通、图书管理、邮政管理、银行系统等许多领域都得到广泛的应用试讨论条形码的使用原理知识链接,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,一、数制与编码,在日常生活中，人们习惯使用十进制，而在数字电路中常使用二进制，有时也使用八进制或十六进制1.,几种常用的数制,1,）十进制,十进制是人们最熟悉、应用最广泛的一种计数方法它由,0~9,十个不同的数字符号组成，其计数规律为“逢十进一”或“借一当十”因此，十进制就是以,10,为基数的数制任务一 测试编码器的逻辑功能,每一个数字处在不同数位所代表的数值是不同的，如十进制数,123.45,可表示为,,式中，位数越高，权值越大，相邻高位的权值是相邻低位权值的,10,倍任意十进制数可表示为,,式中，,Ki,为基数,10,的,i,次幂的系数，它可以为,0~9,中任意一个数字十进制虽然是人们最习惯的计数制，却很难用电路来实现因为要使一个电路或者一个电子器件具有能严格区分的十个状态来与十进制的十个不同的数字符号一一对应，是比较困难的。

因此，在计数电路中一般不直接使用十进制任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,2,）二进制,二进制数只由两个数字符号,0,和,1,组成，它同十进制数一样，自左到右由高位到低位排列其计数规律为“逢二进一”或“借一当二”因此，二进制就是以,2,为基数的数制与十进制数一样，每个数字处在不同数位代表不同数值例如，二进制数,1001.01,所代表的十进制数是,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,式中相应位的权，相邻高位是相邻低位权值的,2,倍同样，二进制数的表示法可扩展到小数，小数点以右的权值是基数,2,的负次幂任意二进制数可表示为,,式中，,Ki,为基数,2,的,i,次幂的系数，它只能是,0,或者,1,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,(2),二进制的基本运算规则与十进制运算规则相似，但要简单得多例如，两个一位十进数相乘，其规律要用“九九乘法表”才能表示，而两个一位二进制数相乘，只有四种组合1),二进制数只有两个数字符号,0,和,1,，因此很容易用电路元件的状态来表示。

这种表示方法简单可靠，所用元件少，存储和传送二进制数也十分可靠二进制与十进制相比，其优点如下任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,(2),同样表示一个数，二进制数要比十进制数位数多例如，,2,位的十进制数,87,变为二进制数为,1010111,，需,7,位1),人们对二进制数不熟悉，使用不习惯与十进制相比，二进制的缺点如下任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,3,）十六进制与八进制,由于二进制数比十进制数位数多，不便于书写和记忆，因此在计算机应用中经常用十六进制数或八进制数来表示二进制数十六进制数有,0,、,1,、,2,、,3,、,4,、,5,、,6,、,7,、,8,、,9,、,A,、,B,、,C,、,D,、,E,、,F,共,16,个数字符号，计数规律为“逢十六进一”或“借一当十六” 每一个数字处在不同数位代表不同的数值，例如，将十六进制数,4DE.A8,转换成十进制数为,,式中，,162,、,161,、,160,分别表示相应位的权任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,测试编码器的逻辑功能,十六进制数可表示为,,式中，,Ki,为基数,16,的,i,次幂的系数，它可为,0~F,中任意一个数字。

同理，八进制数有,0,、,1,、,2,、,3,、,4,、,5,、,6,、,7,共,8,个数字符号，八进制是以,8,为基数的数制八进制数可表示为,,式中，,Ki,为基数,8,的,i,次幂的系数，它可为,0~7,中任意一个数字任务一 测试编码器的逻辑功能,,4,）数制之间的转换,（,1,）二进制、八进制、十六进制转换成十进制：按权展开相加法2,）十进制转换为其他进制：十进制的整数部分与小数部分分别转换①整数部分采用“除基取余法”,②小数部分采用“乘基取整法”,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,测试编码器的逻辑功能,2.,常用编码,编码即用按一定规则组成的二进制码表示文字、数字等由于数字系统是以二值数字逻辑为基础的，因此数字系统中的信息都用一定位数的二进制码表示，这个二进制码称为代码任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,测试编码器的逻辑功能,,用二进制代码表示有关信息的过程称为二进制编码一位二进制代码有,0,、,1,两种状态，可表示两项信息；两位二进制代码有,00,、,01,、,10,、,11,四种组合方式，可表示四项信息。

因此，对,N,项信息进行编码时，可用公式,,来确定需要使用的二进制代码的位数,n,任务一 测试编码器的逻辑功能,,要用二进制代码表示十进制的,0~9,十个数，至少要用,4,位二进制数4,位二进制数有,16,种组合，可从这,16,种组合中选择,10,种组合分别表示十进制的,0~9,十个数选哪,10,种组合，有多种方案，这就形成了不同的,BCD,码常用的,BCD,码如表,6-1,所示表,6-1,常用的,BCD,码,,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,表,6-1,中的,8421,码是从,4,位二进制数的,0000~1111,共,16,种组合中选取了前,10,种，其余,6,种组合无效在这种编码方式中，二进制数码每位的位权与自然二进制码的位权是一致的同样，,2421,码和,5421,码也是有权码，只是,b3,位的权分别为,2,和,5,，其他位的权同,8421,码余,3,码是由,8421,码加,3,（,0011,）得来的余,3,码是一种无权码BCD,码用,4,位二进制码表示的只是十进制数的一位如果是多位十进制数，应先将每一位用,BCD,码表示，然后组合起来。

任务一 测试编码器的逻辑功能,,,,,,,,,,二、编码器,1.,二进制编码器,实现编码操作的数字电路称为编码器按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，编码器可分为二进制编码器和非二进制编码器常用的编码器有二进制编码器、二,-,十进制编码器、优先编码器等任务一 测试编码器的逻辑功能,1,）二进制编码器概述,若输入信号的个数,N,与输出变量的位数,n,满足,N=2n,，此电路称为二进制编码器常用的二进制编码器有,4,线,2,线编码器、,8,线,3,线编码器和,16,线,4,线编码器等如图,6-1,所示为,8,线,-3,线编码器的框图,图,6-18,线,-3,线编码器的框图,,,任务一 测试编码器的逻辑功能,,图中，,I0,、,I1,、,…,、,I7,表示输入信号，,A2,、,A1,、,A0,表示输出信号任何时刻只对其中一个输入信号进行编码，即输入的信号是互相排斥的假设输入高电平有效，则任何时刻只允许一个端子为,1,，其余均为,0,其真值表如表,6-2,所示图中，,I0,、,I1,、,…,、,I7,表示输入信号，,A2,、,A1,、,A0,表示输出信号。

任何时刻只对其中一个输入信号进行编码，即输入的信号是互相排斥的假设输入高电平有效，则任何时刻只允许一个端子为,1,，其余均为,0,其真值表如表,6-2,所示任务一 测试编码器的逻辑功能,由真值表写出各输出的逻辑表达式为,,,,,逻辑电路如图,6-2,所示图,6-2 8,线,-3,线二进制编码器,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,识别与检测半导体二极管,2,）优先编码器,74LS148,普通编码器某一时刻只允许有一个有效输入信号，若同时有两个或两个以上输入信号要求编码，输出端就会出现错误因此，需要根据事情的轻重缓急，规定好先后顺序，约定好优先级别任务一 测试编码器的逻辑功能,,常用的集成,8,线,-3,线优先编码器的型号为,54/74148,、,54/74LS148,如图,6-3,所示为,74LS148,优先编码器的引脚排列图和逻辑符号I0~I7,是编码器输入端，,Y2,、,Y1,、,Y0,是编码器输出端，输入、输出都是低电平有效，输出为反码，,ST,是使能端，,YEX,、,YS,是用于扩展功能的输出端图,6-3 74LS148,优先编码器的引脚排列图和逻辑符号,,,任务一 测试编码器的逻辑功能,表,6-3,所示为,74LS148,优先编码器的逻辑功能真值表。

任务一 测试编码器的逻辑功能,ST,为使能输入端,,,只有当,ST,＝,0,时，编码器才能工作ST,＝,1,时编码器不工作，输出,Y2 Y1 Y0=111,8,个输入信号,I0,～,I7,中，,I7,优先级最高，,I0,优先级最低，即只要,I7,＝,0,，不管其他输入端是,0,还是,1,（表中以,×,表示），输出只对,I7,编码，且对应的输出为反码有效，,Y2 Y1 Y0=000,YS,为使能输出端当,ST,＝,0,，允许工作时，如果,I0,～,I7,端有信号输入,,YS,＝,1,；若输入端无信号，,YS,＝,0,YEX,为扩展输出端，当,ST,＝,0,时，只要有编码信号，,YEX,就是低电平，表示本级工作，且有编码输入采用两片,74LS148,可以实现编码功能扩展任务一 测试编码器的逻辑功能,,2.,二,-,十进制编码器,二,-,十进制编码器是指用四位二进制代码表示一位十进制数（,0,～,9,）的编码电路，也称,10,线,4,线编码器它有,10,个信号输入端和,4,个输出端如图,6-4,所示为二,-,十进制编码器的框图图,6-4,,二,-,十进制编码器的框图,,,任务一 测试编码器的逻辑功能,10,线,-4,线集成优先编码器的常见型号为,54/74147,、,54/74LS147,，现以集成,8421BCD,码优先编码器,74LS147,为例介绍。

图,6-5,所示为,74LS147,的引脚排列图及逻辑符号，表,6-4,所示为其功能真值表图,6-5 74LS147,的引脚排列图及逻辑符号,,,任务一 测试编码器的逻辑功能,,由真值表可知，,74LS147,编码器由一组四位二进制代码表示一位十进制数编码器有,9,个输入端,I1,～,I9,，低电平有效，其中,I9,优先级最高，,I1,优先级最低4,个输出端,Y0~Y3,，,Y3,为最高位，,Y0,为最低位，反码输出任务一 测试编码器的逻辑功能,,,,,,,,,,实践操作,一、目标,（,1,）掌握,74LS148,编码器的引脚和逻辑功能2,）会测试,74LS148,编码器的逻辑功能3,）能用两片,74LS148,编码器扩展实现一个,16,线,4,线优先编码器二、设备,（,1,）,74LS148,编码器两个2,）数字万用表任务一 测试编码器的逻辑功能,三、内容与步骤,1.,测试,74LS148,编码器的逻辑功能,（,1,）按照图,6-6,连接测试电路2,）仔细检查连接电路，确认无误后接通电源图,6-6,测试,74LS148,编码器逻辑功能,,,任务一 测试编码器的逻辑功能,（,3,）通过逻辑开关改变输入状态（,I7 I6 I5 I4 I3 I2 I1 I0,），观察输出端,CBA,的状态。

4,）根据测试结果填写优先编码器的功能表，如表,6-5,所示5,）将测试结果与,74LS148,的逻辑功能进行比较任务一 测试编码器的逻辑功能,2.,测试,16,线,-4,线优先编码器的逻辑功能,（,1,）如图,6-7,所示为用两片,74LS148,扩展实现的,16,线,-4,线优先编码器，按照此图连接测试电路2,）仔细检查连接电路，确认无误后接通电源图,6-7 16,线,-4,线优先编码器,,,任务一 测试编码器的逻辑功能,（,3,）通过改变输入状态（,I15~I0,），观察输出端,Y3 Y2 Y1 Y0,的状态4,）根据测试结果填写,16,线,4,线优先编码器的功能表，如表,6-6,所示任务一 测试编码器的逻辑功能,四、考核,,,任务一 测试编码器的逻辑功能,1.,将下列二进制数转换为等值的十六进制数和等值的十进制数1)(10010111),2,；（,2,）,(1101101),2,；,(3)(0.01011111),2,；（,4,）,(11.001),2,2.,将下列十六进制数化为等值的二进制数和等值的十进制数1)(8C),16,；,(2)(3D.BE),16,；,(3)(8F.FF),16,；,(4)(10.00),16,。

思考与练习,,,,,,,,,,,,,,,,,,测试编码器的逻辑功能,,,任务一 测试编码器的逻辑功能,3.,将下列十进制数转换成等效的二进制数和十六进制数，要求二进制数保留小数点以后,4,位有效数字1)(17),10,；,(2)(127),10,；,(3)(0.39),10,；,(4)(25.7),10,4.,写出图,6-8,所示电路输出信号的逻辑表达式，并说明电路的逻辑功能图,6-8,题,4,图,,,任务一 测试编码器的逻辑功能,5.,写出图,6-9,所示电路输出信号的逻辑表达式，并说明电路的逻辑功能6.,在图,6-10,所示电路中，并行输入数据,D3D2D1D0,为,1010,，,X=0,，,A1A0,变化顺序为,00,、,01,、,10,、,11,，画出输出,F,的波形图,6-10,题,6,图,图,6-9,题,5,图,,,任务一 测试编码器的逻辑功能,,,,,,,,,,,,,,,,,,,,,7.,设计一个代码转换电路,,,输入为,4,位二进制代码,,,输出为,4,位循环码可以采用各种逻辑功能的门电路实现8.,某高校毕业班有一个学生还需修满,9,个学分才能毕业。

在所剩的,4,门课程中，,A,为,5,个学分，,B,为,4,个学分，,C,为,3,个学分，,D,为,2,个学分试用与非门设计一个逻辑电路，其输出为,1,时表示该学生能顺利毕业02,掌握译码器、数据选择器、加法器等常见组合逻辑电路的工作原理、逻辑功能和使用方法；通过制作编码译码显示电路，加深对编码、译码、显示电路的认识；具备小型数字电路的开发制作能力任务二,制作编码译码显示电路,任务目标,,,任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,制作编码译码显示电路,一、译码器,译码是编码的逆过程，是把每一组输入的二进制代码“翻译”成一个特定的输出信号的过程实现译码功能的数字电路称为译码器译码器分为变量译码器和显示译码器任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,制作编码译码显示电路,1.,二进制译码器,将二进制代码“翻译”成对应的输出信号的电路，称为二进制译码器常见的二进制译码器有,2,线,-4,线译码器、,3,线,-8,线译码器、,4,线,-16,线译码器等任务二 制作编码译码显示电路,1,）,2,线,-4,线译码器,2,线,-4,线译码器（简称,2-4,译码器）的逻辑图如图,6-11,所示，它有,2,个输入端和,4,个输出端。

A,、,B,为输入端，为二进制代码；,Y3,、,Y2,、,Y1,、,Y0,为输出端，高电平有效2,线,-4,线译码器的真值表如表,6-7,所示图,6-12,线,-4,线译码器的逻辑图,,,任务二 制作编码译码显示电路,,2,线,-4,线译码器的真值表如表,6-7,所示任务二 制作编码译码显示电路,由真值表可以写出其逻辑表达式为,,2,线,-4,线译码器的典型产品有,74LS139,、,74LS155,、,74LS156,图,6-12,所示为,74LS139,的引脚图图,6-12 74LS139,的引脚图,,,任务二 制作编码译码显示电路,,2,）,3,线,8,线译码器,3,线,-8,线译码器的典型产品是,74LS138,，其引脚排列图和逻辑符号如图,6-13,所示A2,、,A1,、,A0,为译码器的三个输入端，,Y0~Y7,为译码器的输出端，低电平有效图,6-13 74LS138,的引脚排列图和逻辑符号,,,任务二 制作编码译码显示电路,74LS138,译码器的功能表如表,6-8,所示任务二 制作编码译码显示电路,由表,6-8,可知，当三个使能输入端,E1=1,，,E2A=E2B=0,时，,74LS138,译码器才能工作，否则译码器不工作。

74LS138,译码器正常工作时，输出端与输入端的逻辑函数关系为,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,任务二 制作编码译码显示电路,2.,二,-,十进制译码器,将,4,位,BCD,码的十组代码翻译成,0~9,十个对应输出信号的电路称为二,-,十进制译码器由于它有,4,个输入端，,10,个输出端，所以其又称,4,线,-10,线译码器如图,614,所示为,4,线,-10,线译码器的逻辑图A3,、,A2,、,A1,、,A0,为输入端，是,4,位,8421BCD,码；,Y0~Y9,为输出端，低电平有效图,6-14 4,线,-10,线译码器的逻辑图,,,任务二 制作编码译码显示电路,4,线,-10,线译码器的真值表如表,6-9,所示任务二 制作编码译码显示电路,代码,1010~1111,没有使用，称为伪码由真值表可以写出其逻辑表达式为,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,由上式可知，当输入伪码,1010~1111,时，输出,Y9~Y0,都为高电平,1,，不会出现低电平,0,。

因此，译码器不会产生错误译码任务二 制作编码译码显示电路,,74LS42,为常见的二十进制译码器，其引脚排列图和逻辑符号如图,6-15,所示图,6-15,二,-,十进制译码器,74LS42,的引脚排列图和逻辑符号,,,任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,,,,3.,译码器的应用,由,74LS138,译码器的逻辑函数表达式可知，它的每个输出端都表示一个最小项，而任何函数都可以写成最小项表达式的形式利用这个特点，可以用,74LS138,译码器实现逻辑函数任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,制作编码译码显示电路,4.,显示译码器,在数字系统中，常常需要把二进制数用人们习惯的十进制数码直观地显示出来，这就需要用显示器来完成数字显示电路一般由译码器、驱动器和显示器等部分组成任务二 制作编码译码显示电路,,1,）显示器,数码显示器按显示方式有分段式、字形重叠式、点阵式图,6-17,（,a,）所示为七段半导体发光二极管显示器的引脚排列图图,6-17,（,b,）所示为发光二极管的共阴极接线图共阳极接线图如图,6-17,（,c,）所示，是将各发光二极管的阳极相连后接,+5 V,电源，这样当对应阴极接低电平时，二极管导通发光。

图,6-17,七段半导体发光二极管显示器,,,任务二 制作编码译码显示电路,2,）,74LS48,集成电路,图,6-18,所示为,74LS48,显示译码器的引脚排列图和逻辑符号，它可以专门用来驱动七段数码管显示器图,6-18 74LS48,显示译码器的引脚排列图和逻辑符号,,,任务二 制作编码译码显示电路,,74LS48,显示译码器的逻辑功能表如表,6-10,所示任务二 制作编码译码显示电路,由表,6-10,可知，当输入,A3A2A1A0,为,0000~1001,时，显示数字,0~9,的字形74LS48,的三个控制端分别为,LT,、,IBR,和,IB/YBR,1,）,LT,为试灯输入端当,LT=0,，,IB/YBR=1,时，不管其他输入状态如何，若七段均完好，会显示字形“,8”,经常用此方法来检查各段发光二极管的好坏当,LT=1,时，显示译码器才处于工作状态2,）,IBR,为动态灭零端当,LT=1,，且,IBR=0,时，若输入,A3A2A1A0=0000,，则,IB/YBR=0,，使各段熄灭3,）,IB/YBR,为灭灯输入,/,灭灯输出端，低电平有效该端既可以做输入，也可做输出。

当,IB=0,时，七段全灭，数码管不显示数字YBR,为灭灯输出，当本位灭“,0”,时，用于控制下一位的,IBR,任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,制作编码译码显示电路,二、数据选择器,数据选择器是按要求从多个输入中选择一个作为输出的逻辑电路，它也称为多路开关根据输入端的个数不同，数据选择器可以分为四选一数据选择器、八选一数据选择器等任务二 制作编码译码显示电路,1.,集成数据选择器,74LS151,是一个八选一集成数据选择器，其引脚排列图和逻辑符号如图,619,所示它有三个地址端,A2A1A0,有,D0~D7,八个数据输入端可供,A2A1A0,选择，有两个互补的输出端,W,和,W,图,61974LS151,的引脚排列图和逻辑符号,图,6-18 74LS48,显示译码器的引脚排列图和逻辑符号,,,任务二 制作编码译码显示电路,,74LS151,数据选择器的功能表如表,6-11,所示任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,,,,由表,6-11,可知，当使能端,E=0,时，,74LS151,数据选择器处于工作状态；当,E=1,时，,74LS151,被禁止，即此时无论地址输入端输入任何数据，输出,W=0,，说明数据选择器处于不工作状态。

当,74LS151,数据选择器正常工作时，输出端与输入端的逻辑函数关系为,,,任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,制作编码译码显示电路,2.,数据选择器的应用,由,74LS151,数据选择器的逻辑函数表达式可知，当使能端,E=0,时，将地址输入、数据输入代替逻辑函数中的变量来实现一个三变量的逻辑函数任务二 制作编码译码显示电路,,三、加法器,1.,半加器,半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路设计一位二进制半加器输入变量有两个，分别为加数,A,和被加数,B,；输出变量也有两个，分别为和数,S,和进位,C,半加器的真值表如表,6-12,所示表,6-12,半加器的真值表,,,任务二 制作编码译码显示电路,由表,6-11,可以写出半加器的逻辑函数表达式为,,根据半加器的逻辑函数表达式，采用与非门实现其逻辑电路，如图,6-21,（,a,）所示，逻辑符号如图,6-21,（,b,）所示图,6-21,半加器,,,任务二 制作编码译码显示电路,2.,全加器,全加器是不仅考虑两个一位二进制数相 加，而且考虑来自低位进位数相加的逻辑运算电路在全加器的输入中，,Ai,和,Bi,分别是被加数和加数，,Ci,为低位的进位数；其输出,SO,表示本位的和数，,CO,表示本位向高位的进位数。

全加器的真值表如表,6-13,所示任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,组装、测试整流电路,由表,6-13,可得全加器的逻辑函数表达式为,,,任务二 制作编码译码显示电路,根据全加器的逻辑函数表达式，可以画出全加器的逻辑电路，如图,622,（,a,）所示，其逻辑符号如图,6-22,（,b,）所示图,6-22,全加器,,,任务二 制作编码译码显示电路,,,,,,,,,3.,多位加法器,能够实现多位二进制数相加运算的电路称为多位加法器，其按进位的方式不同可分为串行进位和超前进位两种任意一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位这种加法器的逻辑电路比较简单，但它的运算速度不高任务二 制作编码译码显示电路,,,,,,,,,,实践操作,一、目标,（,1,）熟悉译码显示电路的工作原理2,）掌握编码器、译码器等中、小规模集成电路的应用二、设备,集成块：,74LS147,、,74LS138,、,74LS42,、,CC4511,任务二 制作编码译码显示电路,三、内容与步骤,（,1,）按照图,6-23,连接测试电路2,）仔细检查连接电路，确认无误后接通电源。

图,6-23,编码译码显示电路,,,任务二 制作编码译码显示电路,,（,3,）通过逻辑开关改变输入（,I1~I9,）状态，观察输出端数码管的状态4,）根据测试结果填写编码译码显示电路功能测试表，如表,6-14,所示任务二 制作编码译码显示电路,四、考核,,,任务二 制作编码译码显示电路,1.,写出图,6-24,中,Z1,、,Z2,、,Z3,的逻辑函数式，并化简为最简与或表达式2.,画出用两片,4,线,-16,线译码器,74LS154,组成,5,线,-32,线译码器的接线图如图,6-25,所示为,74LS154,的逻辑图，图中的,SA,、,SB,是两个控制端（片选端），译码器工作时应使,SA,、,SB,同时为低电平思考与练习,图,6-24,题,1,图,图,6-25,题,2,图,,,任务二 制作编码译码显示电路,3.,画出用,3,线,8,线译码器,74LS138,和门电路产生如下多输出逻辑函数的逻辑图4.,画出用,4,线,16,线译码器,74LS154,和门电路产生如下多输出逻辑函数的逻辑图思考与练习,,,任务二 制作编码译码显示电路,5.,用,3,线,-8,线译码器,74LS138,和门电路设计,1,位二进制全减器电路，输入为被减数、减数和来自低位的借位，输出为两数之差和向高位的借位信号。

6.,用两片双,4,选,1,数据选择器,74LS153,和,3,线,-8,线译码器,74LS138,接成,16,选,1,数据选择器7.,分析图,6-26,所示电路，写出输出,Z,的逻辑函数表达式CC4512,为,8,选,1,数据选择器，其功能表如表,6-15,所示图,6-26,题,7,图,,,任务二 制作编码译码显示电路,,,任务二 制作编码译码显示电路,8.,图,6-27,所示是用两个,4,选,1,数据选择器组成的逻辑电路，试写出输出,Z,与输入,M,、,N,、,P,、,Q,之间的逻辑函数式已知数据选择器的逻辑函数式为,,9.,用,4,选,1,数据选择器产生逻辑函数,图,6-27,题,8,图,,,任务二 制作编码译码显示电路,,,,,,,,,,,,,,,,,,,,,10.,用,8,选,1,数据选择器,CC4512,产生逻辑函数,,11.,用,8,选,1,数据选择器,CC4512,产生逻辑函数,,12.,设计用三个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮，要求用数据选择器实现感谢各位的聆听,。