北京科技大学869计算机组成原理考研真题答案.pdf

北京科技大学869计算机组成原理考研真题答案附后 目录说 明：精选了 17套名校计算机组成原理历年考研真题1北京科技大学计算机组成原理历年考研真题2 0 1侨北京科技大学869计算机组成原理考研真题试题编号：869试题名称：计算机组成原理（共9页）适用专业：计算机科学与技术、软件工程、计算机技术（专业学位）、软件工程（专业学位）说 明：所有答案必须写在答题纸上，做在试题或草稿纸上无效一、填 空（满分40分，每 题 2 分）1.存 储 程 序原理是指，它是型计算机体系结构的核心思想2.设浮点数长16位，高 8 位是阶码，含 1 位 阶 符，低 8 位是尾数，含 1位 数 符，阶码和尾数均用补码表示，基 值（底）为 2,尾数为规格化、无隐藏位，机器数为FC60H勺十进制真值是，十进制真值11/128的规格化浮点编码是（16进制助记形式）3.已 知 X?h=Xo.X,X2.Xn-则 -x朴二_ _4.设机器数长8 位，定点小数，最高位是符号位，竺的原码是，兰128 64的补码是5.若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于 的 位 数，而 精 度 取 决 于 的位数。

6.半导体随机读写存储器包括 和,前者的速度比后者快,但集成度不如后者高7.存储系统中，CPU能直接访问 和_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ ，但不能直接访问磁盘和光盘8.设主存储器容量为64K32位，则 CPU中用做主存接口的寄存器MAR勺勺位数是，MBR的位数是9.中断周期前的CPU工作周期是，中断周期后的CPUT作周期是10.移 码 表 示 法 主 要 用 于 表 示，以利于在加减运算的 操作中比较大小11.某机指令字长24位，定长操作码，共 能 完 成 129种 操 作，采用单地址格 式 可 直 接 寻 址 的 范 围 是，采用二地址格式指令，可直接寻址范围是12.用74181和 74182组 成 64位多重进位运算器，则 需 片 74181和片 74182 o13.寄存器间接寻址方式中，操作数存放在，寄存器中存放的是14.CPU从 取出一条指令并执行这条指令的时间称为 o15.微程序中的微指令是指o16.当前正在执行的指令保存在CPU的 寄存器中，运算结果如溢出、为 负、为零等状态标志保存在CPU的 寄存器中。

17.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为 200aH，要求转移到2002H，贝V该转移指令第二字节内 容 为 o18.为运算器构造的简单性，运算方法中常采用 加 减 法、乘除法或补码乘除法19.组合逻辑控制器的基本思想是：某一微操作控制信号是 译码输出，信号和各种状态信号的逻辑函数20.组 合 逻 辑 控 制 器 所 采 用 的 三 级 时 序 是 指、和脉冲等三级二、选 择(满 分30分，每 题1分)1 一 个8位的二进制整数，若采用补码表示，且由 3个“1”和5个“0”组 成,则最小值为A-127B-32C-125D-3 2-下列数中最大的数是_A2B (227)8C (98)1 6D-(152)田3 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _A.阶符与数符相同为规格化数B.阶符与数符相异为规格化数C.数符与尾数小数点后第一位数字相异为规格化数D.数符与尾数小数点后第一位数字相同为规格化数4-假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是ABCD.5.计算机的存储器采用分级方式是为了。

A.减少主机箱的体积B.解决容量、速 度、价格三者之间的矛盾C.存储大量数据方便D.操作方便6.下面所述不正确的是A.RAM可随机存取信息，掉电后信息丢失B.访 问 RAM时，访问时间与单元的物理位置无关C.内存中存储的信息均是不可改变的D.随机存储器和只读存储器可统一编址7.某计算机字长32位，存储容量为4MB若按半字编址，它 的 寻 址 范 围 是A.4MB.3MC.2MD.1M8.在定点二进制运算器中,减法运算一般通过 来实现A.原码运算的二进制减法器B.补码运算的二进制减法器C.补码运算的十进制加法器D.补码运算的二进制加法器9.在向下生成的堆栈中，如果入栈指令PUSHC的操作定义为：SP-(SP)+1,M(SP)-M(X),则出栈指令POP X应定义为 oA.SP-(SP)-1 M(X)-M(SP)B.SP-(SP)+1，M(X)-M(SP)C.M(X)-M(SP)SP.(SP)-1D.M(X)-M(SP)，SP-(SP)+110.以下四种类型指令中，执 行 时 间 最 长 的 是 oA.RR 型B.RS 型C.SS 型D.SR 型11.微程序控制器中，机器指令与微指令的关系是 oA.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成12.从控制存储器中读取一条微指令并执行相应操作的时间叫A.CPU周期B.微周期C.时钟周期D.机器周期13.挂接在总线上的多个部件oA.只能分时向总线发送数据，并只能分时从总线接收数据B.只能分时向总线发送数据，但可同时从总线接收数据C.可同时向总线发送数据，并同时从总线接收数据D.可同时向总线发送数据，但只能分时从总线接收数据14.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数 外，另 一 个 常 需 采 用。

A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式15.同步控制是 oA,只适用于CPU空制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行时间都相同的方式1 6.为了便于实现多级中断，保存现场信息最有效的办法是采用A.通用寄存器B.堆栈C.存储器D.外存17 下面浮点运算器的描述中正确的句子是：A.尾数部件只进行乘法和除法运算B.阶码部件可实现加、减、乘、除四种运算C.阶码部件只进行阶码相加、相减和比较操作D.尾数部件只进行乘法和减法运算18.在 定 点 数 运 算 中 产 生 溢 出 的 原 因 是A.运算过程中最高位产生了进位或借位B,参加运算的操作数超出了机器表示的范围C.寄存器的位数太少，不得不舍弃最低有效位D.运算的结果超出了机器的表示范围19.在浮点数加减法的对阶过程中，0A.将 被 加（减）数的阶码向加（减）数的阶码看齐B.将 加（减）数的阶码向被加（减）数的阶码看齐C.将较大的阶码向较小的阶码看齐D.将较小的阶码向较大的阶码看齐2 0.四 片74181和1片74812器件相配合，具有如下进位传递功能A.串行进位B.组内先行进位，组间先行进位C.组内先行进位，组间串行进位D.组内串行进位，组间先行进位21.指令系统采用不同寻址方式的目的是。

A.实现存贮程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可直接访问外存D.提供扩展操作码的可能并降低指令译码的难度22.系 统 总 线 地 址 的 功 能 是oA.选择主存单元地址B.选择进行信息传输的设备C.选择外存地址D.指定主存和I/设备接口电路的地址23.算术右移指令执行的操作是A.符号位填0，并顺次右移1位，最低位移至进位标志位B.符号位不变，并顺次右移1位，最低位移至进位标志位C.进位标志位移至符号位，顺 次 右 移1位，最低位移至进位标志位D.符号位填1，并顺次右移1位，最低位移至进位标志位24.某寄存器中的值有时是地址，因此只有计算机的 才能识别它A.译码器B.判断程序C.指令D.时序信号25 在虚拟存贮器中，当程序正在执行时，由 完成地址映射A.程序员B.编译器C.装入程序D.操作系统26.周期挪用方式常用于 方式的输入/输出中 OA.DMAB.中断C.程序传送D.通道27.至今为止，计算机中的所有信息仍以二进制方式表示的理由是A.节约元件B.运算速度快C.物理器件的性能决定D.信息处理方便28.下列叙述中正确的是A.只 有 I/O指令可以访问I/O设 备。

B.在统一编址下，不能直接访问I/C.访问存储器的指令一定不能访问I/D.在具有专门I/O指令的计算机中，I/O设备才可以单独编址29.在 各 种 I/O 方 式 中，中断方式的特点是A.CPU与外设串行工作，传送与主程序串行工作B.CPU与外设并行工作，传送与主程序串行工作C.CPU与外设串行工作，传送与主程序并行工作D.CPU与外设并行工作，传送与主程序并行工作30.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共 有 26个微命令，构 成 4 个互斥类，分 别 包 含 3、5、12和 6个微命令，则操作控制字段至少有 位A.4B.12C.15D.26三、简 答 题（满 分30分，每 题5分）1.什么是软件与硬件的逻辑等效性，并举出两个实例2.画出微程序控制器的构成框图，并说明各部分的功能3.某四位加法器的四位进位信号分别为G、G、C2、C,低位来的信号为G，请分别按下述两种方式写出G、G、C2、C的逻辑表达式D 串行进位方式（2）并行进位方式4 当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤比较组合逻辑控制器和微程序控制器的特点5.以打印机输出为例说明中断的全过程，并比较中断方式和 DMA方式的特八占、。

6.比较Cache和虚拟存储器，说明它们的相似点与不同四、综 合 题（共50分）1.（6分）（1）定点补码加减运算溢出判断的三种方法是什么？分别列出逻辑表达式并加以说明2）已知机器字长 8 位，x=-0.0111100,y=+0.1100100，求 x 补，-x 2 y 2-y 2x+y=?，x-y=?要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出2.（4分）已 知X=0.1010,Y=-0.1101,用原码一位乘法计算X*Y二？其中寄存 器、加法器的宽度均为 4位，要求写出详细计算过程与说明解：X 限二_ _ _ _ Y 原 二X*Y 原 二 _X*丫 =实现的具体过程：C（进位触发器）P（部分积寄存器）丫（除数寄存器）说明3.（6 分）已知 X=-0,01101 01X2-，Y=0.110010 0 X 2-（此处数均为二进制）浮点数阶码用4位 移 码，尾数用8位补码表示（含符号位），（1）写出X，丫的浮点数表示（要求格式：数符阶码尾数）2）计算X+Y要求给出运算过程（舍 人 采 用0舍1入法）3）如何判断浮点补码加减运算是否溢出并说明发生溢出时如何处理？并 判断上述运算结果是否溢出。

4.（7分）有一个全相联Cache系 统，Cache由8个块构成，CPU送出的主存地址流序列分别为：14、18、14、18、8、4、8、10，求（1）每次访问后，Cache的地址分配情况2）当Cache的容量换成4个 块，地 址 流 为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作5.（3分）设指令字长为16位，每个操作数的地址码为6位，指令有零地址、一 地 址、二 地 址3种格式1）设指令系统的操作码长度和位置固定，若零地址指令有 M种，一地址指令有N种，则二地址指令最多有几种？（2）采用扩展操作码技术，二地址指令最多有几种？（3）采用扩展操作码技术，若 二 地 址 指 令 有 P 条，零地址指令有Q 条，则一地址指令最多有几种？6。