基于cpld的频率测量计

1、基于CPLD的频率测量计摘 要本文主要论述了利用CPLD进行测频计数，单片机实施控制实现等精度频率计的设计过程。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。该频率计利用CPLD来实现频率的测量计数。利用单片机完成整个测量电路的测试控制、数据处理和显示输出。本文详细论述了硬件电路的组成和单片机的软件控制流程。其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。设计器件采用Atmel公司的单片机AT89C51和Altera公司的MAX7000系列EPM7128SLC84-15芯片。键控制模块设置1个开始键和3个时间选择键，键值的读入采用一片74LS165来完成；显示模块用8只74LS164完成LED的串行显示；被测信号经限幅后由两级直接耦合放大器进行放大，再经施密特触发器整形后输入CPLD；标准频率采用40MHz有源晶振动实现；单片机软件用汇编语言编写，软件模块对应于硬件电路的每一个部分，还包括部分数据计算和转换模块。关键

2、词：单片机，CPLD，频率计，测频，等精度THE DESIGN OF FREQUENCY MEASUREMENT BASED ON CPLDAbstractThe reach pape rmainly discusses the design process of equal-accuracy frequency meter that uses CPLD to count the frequency measurement and frequency meter is also controled by single chip computer. The frequency meter makes use of equal-accuracy design that can overcome the disadvantage of traditional measuring principle, which precision declines as measured signal frequency does. The equal-accuracy measurement not on

3、ly has higher measuring precision, but also can keep invariable measuring precision in whole area of frequency.This frequency meter uses CPLD to realize the measuring count of frequency. Single chip computer completes the test control、data processing and display output of the system.This essay discusses the compose of hardware circuit and software control flow of single chip computer in detail. Hardware circuit includes key control module、display module, plastic module of input signal、single chi

4、p computer control module and CPLD main control module.The frequency meter adopts single chip computer AT89C51 of Atmel company and EPM7128SLC84-15 of Altera company. Key control module has 1 function key and 3 time selection key. A chip 74LS165 completes the key value input. Display module uses eight 74LS165s to realize the serial display of LED. First, the measuring signal amplitude is limited. Second, the single is amplified by two class direct coupling amplifier. Finally, the signal inputs C

5、PLD after it is trimed by Smitter trigger. Standard frequency is 40MHz. Software program of single chip computer is writed by assembly language. Some of software program is corresponded to every hardware part, the others includ data count and transform.Key Words：SCM;CPLD，Frequency meter， Frequency measurement，Equal-precision目录第一章 引言1第二章 测量原理及其设计内容22.1 测量原理22.2 频率计的设计内容和意义3第三章 硬件电路设计63.1 系统组成63.2 测频模块的工作原理及设计73.2.1 CPLD的结构与功能介绍73.2.2 CPLD测频模块的逻辑设计83.3 键控制模块103.4 显示模块113.5 电源模块123.6 输入信号整形模块133.7

6、单片机主控模块143.7.1 AT89C51单片机性能143.7.2 单片机控制电路173.8 其它电路18第四章 软件设计194.1 Quartus II概述194.2 Quartus II使用VHDL实现系统功能的全过程204.2.1 电子系统的设计方法204.2.2 “自顶向下”与“自底向上”的设计方法214.2.3 VHDL语言简介224.2.4 频率计的VHDL设计224.3 CPLD模块仿真254.4 单片机的汇编语言编程264.4.1 单片机主程序264.4.2 测频子程序274.4.3 显示子程序284.4.4 键盘扫描子程序294.4.5 时间值输入子程序304.4.6 延时子程序30第五章 实验测试及误差分析315.1 实验测试315.2 误差分析31结 论33参考文献34致 谢36附录1 单片机控制程序清单37附录2 电路原理图50第一章 引言测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广泛的市场前景。以往的测频仪都是在低频段利用测周的方法、高频段用测频的方法，其精度往往会随着被测频率的下降而下降。该测频仪利用等精度的测频原理，

7、保证了整个测试范围内恒定的测试精度。在器件选择上，该测频仪采用Atmel公司生产的AT89C51单片机和Altera公司所生产的MAX7000系列中的EPM7128SLC84-15。AT89C51是一种低功耗、高性能的8位CMOS单片机。片内有4KB的闪烁可编程/擦除只读存储器 (FPEROM)，并且与MCS-51引脚和指令系统完全兼容。芯片上的FPEROM允许在线或采用通用的编程器对其重复编程，可循环写入/擦除1000次。并且有宽工作电压范围、存储数据保存时间长(10年)等优点。是一款性价比较高的单片机。EPM7128SLC84-15是在Altera公司的第二代MAX结构基础上，采用先进的氧化物半导体EZPROM技术制造的。可容纳各种各样、独立的组合逻辑和时序逻辑函数。可以快速而有效的重新编程，并保证可编程擦除100次。EPM7128SLC84-15包含128个宏单元。每16个宏单元组成一个逻辑阵列块，同时，每个宏单元有一个可编程的“与”阵和固定的“或”阵，以及一个具有独立可编程时钟、时钟使能、清除和置位功能的可配置触发器。单片机的软件采用汇编语言编写，CPLD的各种功能块用VHDL

8、语言描述实现。测频仪器性能也各不相同。该测频仪将CPLD的高速高可靠性、单片机的灵活控制功能和等精度测频原理较高的测量精度相结合，具有速度快、功能全、精度高等特点。第二章 测量原理及其设计内容2.1测量原理频率测量原理框图如图2.1所示分频器闸门电路计数译码器 门控电路时基信号发生器晶体振荡 图2.1 传统测频原理框图按照频率的定即单位时间内周期信号的发生次数，图中晶振提供了测量的时间基准，分频后通过控制电路去开启与关闭时间闸门。闸门开启时，计数器开始计数，闸门关闭，停止计数。若闸门开放时间为T，计数值为N，则被测频率：F=N/T用这种频率测量原理，对于频率较低的被测信号来说，存在着实时性和测量精度之间的矛盾。例如若被测信号为10Hz，精度要求为0.01%，则最短闸门时间为： T=N/F=1000S这样的测量周期根本是不可能接受的，可见频率测量法不适宜用于低频信号的测量。本文所采用的测频原理电路图如图2.2所示：D QCLKENCLK CNT1 OUT1CLRCLKENCLK CNT2 OUT2CLR标准频率信号预置门控信号被测信号清零信号图2.2 等精度测频原理图图2.2中的门控信号

9、是可预置的宽度为Tpr的脉冲。COUNT1和COUNT2是两个可控计数器。标准频率信号从COUNT1的时钟输入端CLK输入，其频率为Fs；经整形后的被测信号从COUNT2的时钟输入端CLK输入，设其实际频率为Fxe，测量频率为Fx。当方波预置门控信号由低变为高电平时，经整形后的被测信号上升沿启动D触发器，由D触发器的Q端同时启动可控计数器CNT1和CNT2同时计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。设Fx为整形后的被测信号，Fs为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值为Nx，基准频率计数值为Ns，则有公式（2.1）: （2.1）2.2 频率计的设计内容和意义设计内容：CPLD是一类新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。设计使用等精度频率测量方法，完整的设计出基于CPLD的频率测量计，并完成调试。主要参数：（1）测频范围为0100MHz;（2）标准频率为40MHz.频率测量在科技研究和实际应用中的作用日益重要。传统的频率计通采用组合电路和时序电路等大量的硬件电路构成，产品不但体积较大，运行速度慢，而且测量低频信号时不宜直接使用。频率信号抗干扰性强、易于传输 ,可以获得较高的测量精度。同时 ,频率测量方法的优化也越来越受到重视.并采用 AT89C51 单片机和相关硬软件实现。MCS51系列单片机具有体积小，功能强，性

《基于cpld的频率测量计》由会员壹****1分享，可在线阅读，更多相关《基于cpld的频率测量计》请在金锄头文库上搜索。