电容及端接器件使用

1、(5) 二极管：二极管是最简单的半导体器件。结合它们独特的个性，一些二极管可以解决或者改善有关EMI 的问题。表二总结了二极管的类型。(5.1) 二极管部分应用：许多电路带有感抗，开关电流在感抗系统中会产生瞬时干扰，二极管就是抑制这种干扰（例如瞬变电压）最有效的器件。下面举例说明。在图8 中，控制终端开/关螺旋线圈，从螺旋线圈上引起的瞬变电压将耦合和辐射到电路其他地方。二极管D1 就是用来箝位这种瞬变电压的。在图9 中的二极管配置是为了抑制从高压开关那边来的瞬变电压。图10 表示了典型的变压和整形配置电路，D2 是肖特基或齐纳二极管，用来抑制整形后的电压瞬变。在电机控制电路中，当电机运转时，有刷和无刷电机都可以产生轻触噪音和整流噪音，这时候就需要抑制二极管来减小这种噪音，为了更有效的减少这种噪音，二极管应当尽可能的放在靠近电机接触点的地方。在电源入口电路处，需要一个TVS 管或者高压变阻器来抑制电压瞬变。在信号接口电路处存在的一个EMI 问题是ESD, 屏蔽电缆线可以用来防护这种ESD，也可以用TVS 或者变阻器用来保护信号线。(6) 集成电路： 现代数字集成电路多数是基于CMOS 技

2、术基础上制造。CMOS 器件的静态功耗比较低，但是快速开关CMOS 器件需要从电源处有更多的瞬变功率分配。一个高速CMOS 器件对电源的动态要求可能会超过一个类似的Bipolar 器件（TTL）。因此在这些器件旁边需要使用去耦电容来减少对电源的瞬态需要。(6.1) 集成电路的封装：现在，哪里有许多类型的集成电路封装。和分离器件一样，集成电路的引线越短，EMI 问题就越少。所以表面贴的集成电路是EMC 设计更佳的选择，因为它的低的封装寄生效应和小的回路面积。更近一步的提高是在PCB 上直接使用芯片邦定的方法。IC 管脚的排列方法也会影响EMC 的效能。将IC 的电源供给线放在IC 封装的中央，可以获得从die（芯片核）到封装管脚最短的引线长度，也就具有更低的引线感应系数，接近的VCC 和GND 管脚可以使去耦电容更容易布局和作用更明显（因为更小的回路面积）。在集成电路中和PCB 上或者整个系统中，时钟电路是影响EMC 效能的主要因素之一。许多从IC 而来的干扰都和时钟频率或者它的谐波分量有关。这就需要更好的电路设计和PCB layout 技术应用在系统时钟设计中来减小这些干扰。良好的接地

3、，充足的去耦电容和旁路电容都可以减小这些辐射。在CLOCK 的分配上使用高阻抗的缓冲也可以减小从时钟信号哪里来的反射和噪音干扰。对于组合逻辑电路，时钟抖动，电力线谐波可能会在使用不同种类的逻辑器件时产生，例如CMOS 和TTL，这主要时因为它们有不同的开关门限。为了避免这种问题，最好使用同类逻辑器件。现在多数设计者选择CMOS 器件时因为它们有一个很高的干扰极限。由于使用CMOS 技术制造，CMOS 逻辑器件是和微控制器接口的首选逻辑器件。一个重要的概念是使用CMOS 器件时，输入脚位在不使用的时候应当接地或者接到电源，因为在MCU电路中，噪音干扰也许会使这些没有使用的输入端口变得无规律的变化，有可能使MCU 执行不该执行的代码。(6.2) 电压调节器： 对于典型的调节电路， 在调节器的输出近端（尽可能靠近调节器）应该有适当的去耦电容，因为在输出和负载之间的距离会在导线上产生一个感应效应，从而使调节器产生内部振荡。典型的，在调节器的输入/输出端各放置一个0.1UF 的去耦电来防止可能产生的内部振荡及滤除掉高频干扰。另外，还应当各放置一个大的旁路电容来减小输出纹波，电容的大小使10UF/

4、A(安培)。 如图11 所示。(7) 线路终端（匹配法）：当一个电路工作在高速模式时，源端和终端的阻抗匹配非常重要。因为假如阻抗不匹配，可能会引起信号的反射和振荡。这种额外产生的RF 信号会辐射或者耦合到电路的其他部分，产生EMI 的问题。终端负载会减少这种我们不希望的影响。终端负载通过匹配源端和终端的阻抗来减小信号的反射和振荡，也可以减缓快速信号的上升/下降沿。这里有几种终端匹配的方法，每一种都有它的优缺点，表3 列举了所有的方法。(7.1) 串联端接匹配/源端：如图12 表示了串联源端匹配的方法，加上源端电阻R是为了实现源端Z和传输线特性阻抗Z0 之间的匹配。它也可以吸收从负载反射回路的干扰。R应当尽可能的靠近源端放置，R取值为: R= ( Z0 Z); Rs 一般取值在15 75 欧姆之间。（译者注： 许多电路里面串联着33 欧姆的电阻，其实主要是为了实现阻抗匹配，而不是限流）。(7.2) 并联端接匹配：图13 表示了一个并联端接匹配方法。加上并联端接电阻R是为了等效电阻R| ZL(并联电阻值)和Z0 相匹配。但是这个方法并不适合手持设备或产品，因为R的电阻值小（典型值是50 欧

5、姆），会消耗大的电流，需要设备提供更大的电流(100mA , 5V, 50 欧姆 )。 这种方法也加入了一个延时，延时大小为ZOL | C， 这里ZOL = R| ZL , 而C是负载的输入分流电容。(7.3) RC 端接匹配：图14 表示了RC 端接匹配方法。同并联端接匹配类似，只不过是多加了电容C1，电阻R 同并联端接匹配类似，使与ZO 相匹配， C1 的作用是为R 提供驱动电流，并把RF 干扰信号过滤到地。因此RC 端接匹配方法比并行端接匹配需要更小的源极驱动电流。 R 和C1 的取值决定于Z0 和Tpd（往返传播时间），和C的时间常数，RC = 3 Tpd； 这里R|ZL = Z0, C = C1 | Cd。(7.4) 戴维南端接匹配：图15 表示了戴维南端接匹配。使用R1 上拉电阻和R2 下拉电阻，可以是逻辑高低电平适合目标负载的要求。R1 和R2 的取值：R1 | R2 = Z0 。R1 + R2 +ZL 的值要让最大电流不超过源端驱动所能提供的电流。举例来说, R1 = 220, R2 = 330, 那么Vref = R2 * VCC/ (R1 + R2) = 3V;其中

6、VCC 是电源电压。(7.5) 二极管端接：图16 表示了二极管端接方法。和戴维南端接类似，只不过是将电阻换成了二极管，仅有很低的功耗。二极管的这种接法主要是为了对从负载反射来的干扰信号实现过压限制。二极管不影响传输线特性阻抗。肖特基二极管和快速开关二极管是这种匹配的最佳选择。这种方法的好处是不需要知道传输线特性阻抗Z0 , 而且它还可以同其他端接方法联合使用。这种端接方法一般用在MCU 内部电路中，来保护I/O 管脚。(8) 微控制器电路：现在许多IC 厂商一直在减小芯片的尺寸(内核电路尺寸，DIE Size)来让每片硅晶片(SILICON WAFER)可以生产更多的芯片。这样做通常影响到快速晶体管。因此，尽管MCU 的时钟可能没有增加，但是使上升/下降时间会增加，从而引起的谐波分量的提升使频率上升。在许多情况下，减小芯片尺寸并不会通知给用户，因此MCU 可能在一个电路中刚开始是好的，但是在产品周期的某个时间可能发生EMC 问题。最好的解决方法是在一开始就考虑到芯片尺寸减小的可能，来设计一个稳健的电路。许多实时应用中需要高速的MCU，设计者应当十分注意他们的电路设计和PCBLayout 来减少潜在的EMC 问题。随着MCU 的处理能力增强，它需要的功耗就越大。将一个电源供给电路十分靠近的放在微控制器旁边是不难办到的，再加上一个旁路电容可以减少DC 电源对其他电路的影响。MCU 有一个片上振荡器，需要外接一个自身用的晶振，可以避免使用从其他时钟驱动电路来的时钟信号。这个独立的时钟使MCU 对从系统其它部分辐射来的干扰具有更高的免疫性。MCU 通常在时钟频率处有很高的电源要求，因此，将时钟信号靠近MCU 放置会减小这种要求。

《电容及端接器件使用》由会员枫**分享，可在线阅读，更多相关《电容及端接器件使用》请在金锄头文库上搜索。