多级结构的存储器系统

1、第 5 章多级结构的存储器系统概述主存储器，又称内存储器，是传统计算机硬件系统的五大功能部件之一，用于 存 储 处 在 运 行 中 的 程 序 和 相 关 数 据 , 其容量与读写速度等指标，对计算机总体性 能 有 重 大 影 响 。 因 此 , 在现代的计算机系统中，通常总是采用由三种运行原理不 同，性能差异很大的存储介质分别构建高速缓冲存储器、主存储器和虚拟存储器 再将它们组成三级结构的统一管理、调度的一体化存储器系统。在 三 级 结 构 的 体 系 中 ， 由 高 速 缓 冲 存 储 器 缓 解 主 存 读 写 速 度 慢 ， 不 能 满 足 CPU 运行速度需要的矛盾；用虚拟存储器（快速磁盘上的一片存储区）更大的存储空 间，解决主存容量小，存不下更大程序与更多数据的难题。显而易见，三级结构 的 存 储 器 系 统 ， 是 围 绕 主 存 储 器 来 组 织 和 运 行 的 , 就是说，设计与运行程序是针 对主存储器进行的，充分表明了主存储器在计算机系统中举足轻重的地位。本章将首先介绍多级存储器系统的基本组成，各级存储器所用介质的特性，多 级结构存储器结构应满足的原则，以及它得以

2、高效运行的原理；接下来讲解主存 储器设计的基本概念。在外存设备中，主要介绍磁盘存储器，然后介绍磁盘阵列与容错技术中的主要 概念性知识。在高速缓冲存储器一节，主要介绍高速缓冲存储器的构成、功能，以及运行原 理 。 此 外 ， 还 应 该 了 解 它 的 3 种基本映像构成方式的基本知识。学习目标1要求了解三级结构的存储器系统的基本概念2掌握主存的组成与设计的基本知识3要求理解磁盘设备的组成与运行原理 4了解磁盘阵列与容错技术中的主要概念 5 掌 握 高 速 缓 冲 存 储 器 CACHE 的 工 作 原 理 6 要 求 了 解 TEC-2000 教 学 计 算 机 主 存 储 器 的 组 成 学习指导1 对 本 章 的 学 习 主 要 了 解 为 什 么 要 使 用 多 级 结 构 来 构 建 存 储 器 系 统 ，并 以 此 为 线索，了解主存储器、高速缓冲存储器和虚拟存储器的基本内容。主存储器要求掌握容量与读写速度等指标的概念，存储器设计中的字、位扩 展 技 术 ， 存 储 器 与 CPU 的 连 接 关 系 等 内 容 。关于磁盘、磁带和光盘等存储设备，则属于概念和一般了解的知识比

3、较多。在了解高速缓冲存储器的功能和基本运行原理的基础上，重点应该从概念 上 比 较 、理 解 Cache 的 全 相 联 映 像 、直接 映 像 和 多 路 组 相 联 映 像三 种 构 成 方 式 。 而在了解虚拟存储器的功能和概念的基础上，仅需要了解段式和页式两种管理 方案，虚拟存储器的硬件组成和把逻辑地址转换为内存实际地址的办法。对本 节内容应在学习中强调学习掌握基本原理和概念。2 认 真 了 解 本 章 要 求 达 到 的 学 习 目 标 有 哪 些 。3 本章在“视频课堂 ”中安排了 2 讲视频教学内容，包括：主存储器概述、高速 缓存工作原理。同学们可以根据需要观看。4 本章在“自我测试 ”中还安排了一些测试内容，同学们学完后应该进行相关的 自我测试，以便了解自己对知识点掌握的程度。5 利 用 网 络 课 程 学 习 ，不同 于 我 们 一 般 的 课 堂 教 学 。因为 网 络 课 程 的 学 习 内 容 是 按各章知识点安排的，所以在学习中，我们特别强调要掌握本章的知识结构 知识树，如图所示。而且要学会利用“课程索引”寻找相关的内容。单元 1 三级结构的存储器系统学习目标

4、 1了解三级结构存储器系统的基本组成 2了解三级结构的存储器系统的工作原理知识点 1 采 用 多 级 结 构 的 存 储 器 系 统 的 基 本 思 想 随着计算机技术的发展，人们对计算机系统整体性能的要求越来越高。要 求 存储容量大，存取速度快。而且成本价格要低。但这些要求往往互相矛盾，彼此 制约，很难在同一个存储器中同时满足它们。因此，在计算机系统中，常采用几 种不同类型的存储器，构成多级存储体系，利用各级存储器的特点来适应不同层 次的需要。实现方法：采 用多级存储器（ 三级）把 要用的程序和数据，按 其使用的急迫 程度分段调入存储容量不同、运行速度不同的存储器中，并由硬软件系统统一调 度管理。即采用高速缓冲存储器、主存储器和虚拟存储器组成统一管理与调度的 三级结构的存储器系统，如图 51 所示。图 5 1在这种三级结构的存储器系统，主 存储器读写速度尚可、存 储容量适中，高 速 缓 冲 存 储 器 读 写 速 度 快 、 存 储 容 量 小 ， 它 介 于 CPU 与主存储器之间，缓解主存 读 写 速 度 慢 、 不 能 满 足 CPU 运行速度需要的矛盾。虚拟存储器存储空间大，

5、读写 速度慢，用它解决主存容量小、存不下规模更大的程序与更多数据的矛盾。从而 使整个存储器系统形成有更高的读写速度、尽可能大的存储容量、相对较低的制 造与运行成本。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯 片实现，而虚拟存储器则使用快速磁盘设备上的一片存储区。前两者是半导体电 路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换 过程完成信息读写。知识点 2 程 序 运 行 的 局 部 性 原 理三级结构存储器的运行原理是建立在程序运行的局部性原理之上的。程序运 行时的局部性原理主要表现在：1在一小段时间内：最近被访问过的程序和数据很可能再次被访问；2这些被访问的程序和数据往往集中在一小片存储区； 3指令执行顺序上：指令顺序执行比转移执行的可能性大 （大约 5:1 ） 。 这样就有可能把要使用的程序和数据，按其使用的急迫和频繁程度，分时间段、 分批量、合理地调入存储容量不同、读写速度不同的存储器部件中，并由计算机 硬 件 、 软 件 自 动 地 统 一 管 理 与 调 度 。 即 是 ， 把 CPU 最近一小段时间要频繁、高速 使 用 的 信

6、 息 存 储 在 高 速 缓 冲 存 储 器 中 ， 可 以 快 速 完 成 读 写 操 作 ， 不 至 于 拖 慢 CPU 的运行速度。把那些暂时可以先不使用的信息保存在容量非常大的虚拟存储器中， 用到时再从那里以更大的批量读入主存储器。单元 2 主存储器部件的组成学习目标1掌握主存储器组成的基本概念2 了 解 TEC-2000 教 学 计 算 机 主 存 储 器 的 组 成知识点 1 主 存 储 器 概述1主存储器组成主存储器是计算机硬件系统中的五大功能部件之一，用于存放正在运行中的程 序和相关数据。主存储器通过地址总线、数据总线、控制总线与计算机的 CPU 和 外围设备连接在一起。如图 52 所示。图 5 2地址总线用于选择主存储器的一个存储单元（字或字节），其位数决定了可以 访问的存储单元的最大数目，称为最大可寻址空间。数据总线用于在计算机各功能部件之间传送数据，数据总线的位数（总线的宽 度），与总线时钟频率的乘积，正比于该总线所支持的最高数据吞吐（输入/输出） 能力。控制总线用于指明总线的工作周期类型和本次入/出完成的时刻。总线的工作 周期可以包括主存储器读周期，主存储器写周

7、期，1/0设备读周期，1/0设备写周 期， 即区分要用哪个部件（主存或 I/O 设备）和操作的性质（读或写）；还有直 接存储器访问（DMA ）总线周期等。从实现的读写操作功能区分，主存储器可以由只读存储区（ROM）和读写存储 区（RAM）两部分组成，是分别采用ROM和RAM存储器芯片实现的。ROM存储区用 来储存内容固定不变的程序和数据， 例如操作系统的内核部分， 系统刚加电时运 行的硬件诊断程序等。 从所用的半导体生产工艺区分， 存储器芯片又可以分为静 态存储器 SRAM 和动态存储器 DRAM 两种类型。 由于动态存储器集成度高， 生产成 本低， 被广泛地用于实现要求更大容量的主存储器。 静态存储器读写速度快， 生 产成本高， 通常多用其实现容量可以较小的高速缓冲存储器。2主存储器性能指标主存储器涉及的主要性能指标是：读写速度和存储容量。读写速度，通常用读、 写一个存储单元必需的时间度量，例如 60nS 。连续两次读写必须的时间间隔被称 为存储周期，考虑到线路恢复的延迟问题，它应略大于一次主存读、写所用的时 间 。 存储容量，通常用构成存储器的字节(8 bits )数或字数表述，一

8、个存储字 通 常 由 2、4、8 个字节组成。多数计算机都能在逻辑上同时支持按字或字节读写 主存储器。3主存储器的工作过程主 存 储 器 的 工 作 过 程 可 以 分 成 读 出 与 写 入 两 种 操 作 。 简 要 工 作 过 程 如 图 5 3 所示。主存储器的读写过程济过.用：皓出地址t沁仿龄出片选肘读命令一 _J棵存读出内料铝过和：2谿出地址跆出片选与赴朋地址留存碟给出写踰兮图 5 3知识点 2 教 学 计 算 机的 主 存 储 器组 成教 学 计 算 机 的 内 存 储 器 用 静 态 存 储 器 芯 片 实 现 , 由 8K 字 的 ROM 区 和 2K 字 的 RAM 区 组 成 。 内 存 字 长 16 位 , 按 字 寻 址 方 式 读 写 。实 现 中 选 用 的 是 每 片 8192 个 存 储 单 元 , 每 个 单 元 8 位 长 度 的 58C65 (ROM) 芯 片 ， 每 片 2048 个存储单元、每个单元 8 位长度 6116 (RAM) 静态存储器芯片。为 组 成 16 位的存储器，必须用两片芯片完成存储器的字长扩展；为达到 10K 的内存 容

9、量 ，还必 须 用 两 片 芯 片 实 现 存 储 器的 存 储 单 元 数 量 扩 展 。也 就 是 说 ，用 两 片 58C65 芯 片 组 成 8K 字的 ROM 存储区，地 址分配在 0-8191 范围内，用 两片 6116 芯片组成 2K 字 的 RAM 存 储 区 , 地 址 分 配 在 8000-8 范 围 内 。 具 体 设 计 如 图 5 4 所 示 。地址寄荐雷除3位颈鶴A高E住数据二一丿2 译码勝000Oh-IFFFh.2000-27FFh-/WE4-611 :別屋即 ；lJ低13位地址图 5 4教 学 计 算 机 采 用 单 总 线 结 构 ， 16 位 的 地 址 总 线 ， 16 位 的 数 据 总 线 和 简 化 的 控 制总线。考 虑到扩展内存容量，扩 展的输入/输出接口，中断和 DMA 接口等教学实 验的实际需要，电路板上设置了一些接线插孔，出于教学机本身的器件安全需要， 通 过 两 片 74LS245 器件把数据总线隔断为内部总线 IB 与外部总线 DB 两部分。地 址 总 线 （记 为 AB15-AB0） 统 一 由 地 址 寄 存 器 AR 驱 动 , 而 地 址 寄 存 器 只 接 收 由 ALU 输出的信息。地址总线要提供读写内存用的 16 位的地址，读写输入 /输出 接 口 用 的 8 位（地址总线低 8 位） 的入/出端囗地址。地址总线的位数 决定了可寻 址 的 最 大 内 存 空 间 ， I/O 端口地址的位数影响可接入系统的外设数目。控 制 总 线 的 信 号 主 要 是 经 一 片 双 2-4 的 译 码 器 器 件 74LS139 给 出 的 。控 制 总 线 的基本功能，是用来指明总线周期的类型和本次入/出操作完成的时刻。教学机中 的基本总线周期类

《多级结构的存储器系统》由会员ni****g分享，可在线阅读，更多相关《多级结构的存储器系统》请在金锄头文库上搜索。