Cache(高速缓存)与主存一致性初探毕业论文

1、本科生毕业论文(设计)Cache(高速缓存)与主存一致性初探院系名称信息工程系姓名姓 名学号2008341142专业计算机科学与技术专业指导教师导师 教授2012年3月25日1摘要存储器是具有“记忆”功能的部件，它在计算机系统中占有十分重要的地位。存储器的基本功能是存放以二进制形式表示的程序与数据。如何设计容量大、速度快且造价低的存储器，一直是计算机发展中的关键问题，目前还没有哪一种存储器功能完全满足计算机系统对存储器的需求。因此，计算机系统通常配备分层结构的存储系统，以满足容量、速度和造价等方面的要求。衡量存储器有三个指标：容量、速度和价格/位。一般地说，速度高的存储器，每位价格也高，因此容量不能太大。所以存储器设计的约束有容量、速度和价格。容量似乎没有限制，不管容量多大，总要开发出应用程序来使用。为了获得更好的性能，存储器的速度必须能够跟上CPU，即当CPU执行指令时，不想让他停下来等待指令或操作数。价格问题也必须考虑，对于实用的系统，存储器的价格必须相对于其他部件是合理的。因此三个指标之间需要进行权衡。高速缓存系统中能否确保高速缓冲存储器和主存内容一致性，这个问题直接关系到整个计

2、算机系统的性能。这两部分的数据一致性问题产生的原因有二：其一，由于CPU对高速缓冲存储器的写入导致它的内容更新而主存内容陈旧；其二，由于I/O处理机或多处理机系统中某一处理机修改了主存内容导致高速缓冲存储器内容陈旧。针对不同原因，分析了写策略中七种解决方案，并就高速缓存系统采用的第二级脱片高速缓冲存储器，以及第三级脱片高速缓冲存储器结构数据一致性问题进行初步探讨。本文通过对存储器系统Cache（高速缓存）与主存的概念进行描述和目前两者之间一致性存在的一些问题进行研究。并分析在多处理机系统中，主存与各处理机私有Cache之间及各私有Cache之间存在的数据不一致性。对解决不一致性的方法：监听总线协议、基于目录的Cache一致性协议、软件控制方法等进行详细的定性分析，并指出各种方法的优缺点，供设计者参考；同时提出软件和硬件相结合的方法，能有效解决Cache的一致性问题。关键词：存储器；主存；缓存；一致性AbstractMemory is a memory function components , it in a computer system occupies a very import

3、ant position . The basic function of memory is stored in binary form of said programs and data . How to design capacity , speed is quick and low cost of memory , is always the key problems in the development of the computer , there is no memory function fully meet the needs of the memory of a computer system. Therefore, the computer system usually equipped with a layered structure of storage system, to satisfy the capacity, speed and cost requirements.Measure memory has three index : capacity ,

4、speed and price/a. Generally speaking , the high speed of memory, every price is high , therefore capacity can not be too big . So memory design constraints capacity , speed and price . There seems to be no limit capacity , no matter how much capacity , the total to develop applications to use . In order to obtain the better performance, the speed of the memory must be able to keep up with the CPU,and that is when the CPU executing instructions , dont want him to stop and wait for instructions o

5、r operand. The question of price must also consider, for practical system, memory prices relative to other parts must be is reasonable. So the three indexes to weigh between.Cache system can ensure cache memory and main memory contents consistency , the directly related to the entire computer system performance . The two parts of the data consistency issues of two reasons : first , because of the CPU cache memory write led to its contents to update the memory and out-of-date contents ; Second ,

6、because of I/O processor or multi-processor systems of a processor modified the main memory contents lead to cache content obsolete . According to different reasons , analyzes the strategy of written seven kinds of solutions, and the cache system USES 2 to take off the piece of cache, and the third class to take off the piece of cache structure data consistency problem for a preliminary discussion.This article through to the memory system Cache ( Cache ) and the concept of main storage describe

7、between consistency and at present there are some problems. And analysis in multiprocessor system , main memory with the processor Cache between the private and private Cache of inconsistency between data. To solve the inconsistency method: surveillance bus agreement, the Cache directory based on consistency agreement, software control method of detailed qualitative analysis , and points out the advantages and disadvantages of each method for designers ; Some software and hardware the method of

8、combining the Cache can effectively resolve the consistency of the problem.Key Words: Memory , The main memory , Cache , The consistency目录1 引言12 研究的背景和意义22.1 研究的背景22.1.1 主-辅存存储层次22.1.2 CACHE-主存存储层次32.1.3 存储器分层结构32.2 研究的意义53 数据一致性问题的提出74 基于不同原因的写策略解决方案94.1 基于原因1的解决办法94.1.1 写直达94.1.2 写回发94.2 基于原因2的解决办法94.2.1 总线监视法94.2.2 硬件监视法104.2.3 划出不可高速缓存存储区法104.2.4 CACHE清除法104.3 基于原因3的解决办法104.4 基于目录的CACHE一致性协议105 数据一致性问题的发展与展望136 结束语15参考文献16致 谢181 引言高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近

9、于CPU的速度。在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。当然，计算机存储系统中，高速缓冲存储器系统的引入虽然为计算机系统处理数据的速度带来了显著地提高，但是随之而来的Cache（高速缓存）与主存间数据一致性问题也是日益凸显出来。存储器中的一致性问题，是伴随着存储器结构的概念而提出的，又一直是困扰着计算机设计者的一个重要问题，也是很多从事计算机体系结构研究的人们所共同面对的一个热门研究课题。特别是近年来出现的多处理系统，超并行机系统，超大规模计算机系统等采用DSM（Distributed Shared Memory）-分布式共享存储器技术的大型系统中，都采用了多级Cache的存储器层次结构。在Cache的数据一致性问题上，就更显突出了。如在DSM多处理机系统结构中，相邻层之间和同一层之内可能会出现数据不一致性。通过

《Cache(高速缓存)与主存一致性初探毕业论文》由会员鲁**分享，可在线阅读，更多相关《Cache(高速缓存)与主存一致性初探毕业论文》请在金锄头文库上搜索。