您所在位置：网站首页 > 高等教育 > 大学课件多路选择器的VHDL描述

多路选择器的VHDL描述

15页

卖家[上传人]：早晚

文档编号：330245826

上传时间：2022-08-08

文档格式：PPTX

文档大小：2.78MB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

0 金贝

/ 15 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、多路选择器的多路选择器的多路选择器的多路选择器的VHDLVHDLVHDLVHDL描述描述描述描述EDA EDA 技术实用教程技术实用教程多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述图图4-1 mux21a实体实体多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述图图4-2 mux21a结构体结构体多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述【例【例4-1】ENTITY mux21a IS PORT(a,b:IN BIT;s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN y=a WHEN s=0 ELSE b ;END ARCHITECTURE one;多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述【例【例4-2】ENTITY mux21a IS PORT(a,b:IN BI

2、T;s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS SIGNAL d,e:BIT;BEGINd=a AND(NOT S);e=b AND s;y=d OR e ;END ARCHITECTURE one;多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述【例【例4-3】ENTITY mux21a IS PORT(a,b,s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN PROCESS(a,b,s)BEGIN IF s=0 THEN y=a;ELSE y=b;END IF;END PROCESS;END ARCHITECTURE one;多路选择器的多路选择器的VHDL描述描述 1.1 2选选1多路选择器的多路选择器的VHDL描述描述图图4-3 mux21a功能时序波形功能时序波形多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说

3、明相关语句结构和语法说明【例【例4-4】ENTITY e_name IS PORT(p_name:port_m data_type;.p_namei:port_mi data_type);END ENTITY e_name;1.1.实体表达实体表达 2.2.实体名实体名 3.3.端口语句和端口信号名端口语句和端口信号名多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 4.4.端口模式端口模式 IN IN 输入端口，定义的通道为单向只读模式输入端口，定义的通道为单向只读模式 OUT OUT 输出端口，定义的通道为单向输出模式输出端口，定义的通道为单向输出模式 INOUT INOUT 定义的通道确定为输入输出双向端口定义的通道确定为输入输出双向端口 BUFFER BUFFER 缓冲端口，其功能与缓冲端口，其功能与INOUTINOUT类似类似多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 5.5.数据类型数据类型 6.6.结构体表达结构体表达【例【例4-5】ARCHITECTURE arch_

4、name OF e_name IS 说明语句说明语句BEGIN (功能描述语句功能描述语句)END ARCHITECTURE arch_name；多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 7.7.赋值符号和数据比较符号赋值符号和数据比较符号赋值符赋值符 “=”表式中的等号表式中的等号“=”没有赋值的含义，只是一种数据比较符号。没有赋值的含义，只是一种数据比较符号。IF a THEN.-注意，注意，a的数据类型必须是的数据类型必须是boolean IF(s1=0)AND(s2=1)OR(cb+1)THEN.多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 8.8.逻辑操作符逻辑操作符 AND、OR、NOT 9.9.条件语句条件语句 IF_THEN_ELSE IF语句必须以语句语句必须以语句 “END IF；”结束结束多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 10.WHEN_ELSE10.WHEN_ELSE条件信号赋值语句条件信号赋值语句赋值目标赋值目标=表达式表达式 WHEN 赋值条件赋值条件 ELSE 表达式表达式 WHEN 赋值条件赋值条件 ELSE .表达式表达式；z =a WHEN p1=1 ELSE b WHEN p2=1 ELSE c ;多路选择器的多路选择器的VHDL描述描述 1.2 相关语句结构和语法说明相关语句结构和语法说明 11.11.进程语句和顺序语句进程语句和顺序语句在在一一个个结结构构体体中中可可以以包包含含任任意意个个进进程程语语句句结结构构，所所有有的的进进程程语语句句都都是是并并行行语语句句，而而由由任任一一进进程程PROCESS引引导导的的语语句句（包包含含在在其其中的语句）结构属于顺序语句。中的语句）结构属于顺序语句。12.12.文件取名和存盘文件取名和存盘谢谢观看！谢谢观看！谢谢观看！谢谢观看！EDA EDA 技术实用教程技术实用教程

《多路选择器的VHDL描述》由会员早晚分享，可在线阅读，更多相关《多路选择器的VHDL描述》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源