Moore型有限状态机的设计
15页1、MooreMooreMooreMoore型有限状型有限状型有限状型有限状态机的设计态机的设计态机的设计态机的设计EDA技术实用教程1.1 多进程有限状态机 Moore型有限状态机的设计 图7-3 ADC0809工作时序 1.1 多进程有限状态机 Moore型有限状态机的设计 图7-4 控制ADC0809采样状态图 1.1 多进程有限状态机 图7-5 采样状态机结构框图【例7-2】LIBRARY IEEE;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ADCINT IS PORT(D :IN STD_LOGIC_VECTOR(7 DOWNTO 0);CLK,EOC:IN STD_LOGIC;ALE,START,OE,ADDA,LOCK0 :OUT STD_LOGIC;Q :OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END ADCINT;ARCHITECTURE behav OF ADCINT ISTYPE states IS(st0,st1,st2,st3,st4);-定义各状态子类型 SIGNAL current
2、_state,next_state:states:=st0;SIGNAL REGL :STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL LOCK :STD_LOGIC;-转换后数据输出锁存时钟信号 BEGIN ADDA=1;-当ADDA=0,模拟信号进入0809通道0;当ADDA=1,则进入通道1Q=REGL;LOCK0 ALE=0;START=0;LOCK=0;OE=0;next_state ALE=1;START=1;LOCK=0;OE=0;next_state ALE=0;START=0;LOCK=0;OE=0;IF(EOC=1)THEN next_state=st3;-EOC=1表明转换结束 ELSE next_state ALE=0;START=0;LOCK=0;OE=1;next_state ALE=0;START=0;LOCK=1;OE=1;next_state next_state=st0;END CASE;END PROCESS COM;REG:PROCESS(CLK)BEGIN IF(CLKEVENT AND CLK=1)THEN curren
《Moore型有限状态机的设计》由会员早晚分享,可在线阅读,更多相关《Moore型有限状态机的设计》请在金锄头文库上搜索。
2024-06-04 48页
2024-06-04 44页
2024-06-04 46页
2024-06-04 38页
2024-06-04 43页
2024-06-04 30页
2024-06-04 42页
2024-06-04 49页
2024-06-04 39页
2024-06-04 40页