CMOS模拟集成电路版图设计：基础、方法与验证 PPT第八章 带隙基准源与低压差线性稳压器版图设计

1、1带隙基准源与低压差线性带隙基准源与低压差线性稳压器版图设计稳压器版图设计 提纲提纲n带隙基准源的版图设计与后仿真q带隙基准源基本原理q带隙基准源的版图设计n低压差线性稳压器的版图设计q低压差线性稳压器的基本原理q低压差线性稳压器的版图设计3带隙基准源的版图设计与后仿真带隙基准源的版图设计与后仿真4带隙基准源基本原理带隙基准源基本原理n假设电路中存在这样两个相同的物理量，这两个物理量具有相反的温度系数，将这两个物理量按照一定的权重相加，即可获得零温度系数的参考电压n电压源U1具有正温度系数，而电压源U2具有负温度系数。5负温度系数电压负温度系数电压6负温度系数电压负温度系数电压7正温度系数电压正温度系数电压8正温度系数电压正温度系数电压9零温度系数基准电压零温度系数基准电压10零温度系数基准电压零温度系数基准电压n所以零温度系数基准电压为 11零温度系数基准源电路结构零温度系数基准源电路结构12零温度系数基准源电路结构零温度系数基准源电路结构n零温度系数基准电压产生电路如下图所示n假设上图中的电压U1=U2，那么对于左、右支路分别如下式13零温度系数基准源电路结构零温度系数基准源电路结

2、构n有关系式n有n联立得n可知这种电路方式可以获得零温度系数基准电压。问题是如何使得图中电路两端电压相等，即U1=U2。14零温度系数基准源电路结构零温度系数基准源电路结构n理想的运算放大器在正常工作时，其输入的两端电压近似相等，那么可以产生以下两种电路，使得U1=U2，分别如下图 图8.5 基准电压产生电路之一 图8.6 基准电压产生电路之二15零温度系数基准源电路结构零温度系数基准源电路结构16零温度系数基准源电路结构零温度系数基准源电路结构17零温度系数基准源电路结构零温度系数基准源电路结构18零温度系数基准源电路结构零温度系数基准源电路结构19基准电压源的启动问题基准电压源的启动问题n如图8.6所示的基准电压源电路，实际上存在两个工作点，一个是电路正常时的工作点，另外一个是“零电流”工作点，也就是在电源上电过程中，电路中所有的晶体管均无电流通过，而这种状态如无外界干扰将永远保持下去。这种情况就是电路的启动问题。n解决电路的启动问题，需要加入额外电路，使得存在启动问题的电路摆脱“零电流”工作状态进入正常工作模式，对启动电路的基本要求是电源电压稳定后，待启动电路处于“零电流”工作状

3、态时，启动电路给内部电路某一节点激励信号，迫使待启动电路摆脱“零电流”工作状态，而在待启动电路进入正常工作模式后，启动电路停止工作。20基准电压源的启动问题基准电压源的启动问题n启动电路如下图的右侧部分(Startup)。21带隙基准源的版图设计带隙基准源的版图设计n采用3.3V电源电压的中芯国际CMOS 1p6m CMOS 工艺，配合Cadence Virtuoso软件实现一款带隙基准源的电路和版图设计。22带隙基准源的版图设计带隙基准源的版图设计n采用的带隙基准电压源主要分为3个部分，从左至右依次为电压偏置电路，基准电压源主电路和启动电路。左侧的偏置电路为跨导放大器的尾电流源提供偏置电压。23带隙基准源的版图设计带隙基准源的版图设计n基于所示的电路图，规划带隙基准源电路的版图布局。先将带隙基准电压源各模块进行布局，粗略估计其版图大小以及摆放的位置，根据信号流走向，将带隙基准源的模块摆放从左至右依次为BJT晶体管阵列、电阻阵列以及电容阵列、MOS晶体管区域。24带隙基准源的版图设计带隙基准源的版图设计n下图为电阻阵列的版图n各个电阻所在电路的位置和功能不同，但一般选择同样的单位尺寸电

4、阻，然后采用电阻串并联的形式得到。由于电路中电阻的重要性，加入保护环将电阻阵列围绕，降低其他电路噪声对其的影响，另外在电阻阵列边界加入dummy电阻提高匹配程度。25带隙基准源的版图设计带隙基准源的版图设计n下图为带隙基准源电路中的双极晶体管（BJT）阵列版图，主要采用矩形阵列形式，必要情况下在周围采用dummy双极晶体管进一步提高匹配程度，并同样采用保护环提高噪声性能。26带隙基准源的版图设计带隙基准源的版图设计n下图为带隙基准源电路中的电容阵列版图，此版图位于带隙基准源的右上方，主要为内部两级运算放大器的补偿电容，同样采用阵列的形式完成。左上侧的电容为dummy 电容。27带隙基准源的版图设计带隙基准源的版图设计n下图为带隙基准源电路中的电流源版图，电流源主要讲究匹配程度，所以必须将摆放尽量靠近，最好排成一排的形式，并在左右两侧加入dummy MOS晶体管，以提高匹配程度。28带隙基准源的版图设计带隙基准源的版图设计n下图为带隙基准源电路中的两级运算放大器的输入晶体管版图，为了降低外部噪声对差分对管的影响，需要将其采用保护环进行隔离；将两个对管放置的较近并且成轴对称布局来降低其失调

5、电压；输入差分对管两侧分别采用dummy晶体管来降低工艺误差带来的影响。29带隙基准源的版图设计带隙基准源的版图设计n在各个模块版图完成的基础上，就可以进行整体版图的拼接，依据最初的布局原则，完成带隙基准源的版图如下图所示，整体呈矩形对称分布，主体版图四周环绕较宽的电源线和地线。到此就完成了带隙基准源的版图设计。30低压差线性稳压器的版图设计低压差线性稳压器的版图设计31低压差线性稳压器的基本原理低压差线性稳压器的基本原理n低压差线性稳压器(Low-Dropout Voltage Regulator, LDO)作为基本供电模块，在模拟集成电路中具有非常重要的作用。电路输出负载变化、电源电压本身的波动对集成电路系统性能的影响非常大。因此LDO作为线性稳压器件，经常用于对性能要求较高的电子系统中。nLDO是通过负反馈原理对输出电压进行调节，在提供一定的输出电流能力的基础上，获得稳定直流输出电压的系统。在正常工作状态下，其输出电压与负载、输入电压变化量、温度等参量无关。LDO的最小输入电压由调整晶体管的最小压降决定，通常为150-300mV。32低压差线性稳压器的基本原理低压差线性稳压器的基

6、本原理n下图为一个LDO的输出电压和输入电压的关系曲线。横坐标为输入电压0-3.3V，纵坐标为输出电压。当LDO的输入电压Uin小于的某个值(例如1.3V)时，输出电压为零；当输入电压Uin在某个区间(例如1.3-1.8V)时，输出电压Uout随着Uin的增加而增加；而当输入电压Uin大于2.1V，LDO处于正常工作状态，输出电压稳定在1.8V。33低压差线性稳压器的基本原理低压差线性稳压器的基本原理nLDO的基本结构如图所示。其主要由以下几部分构成：带隙基准电压源、误差放大器、反馈/相位补偿网络以及调整晶体管。其中，误差放大器、反馈电阻网络、调整晶体管和相位补偿网络构成反馈环路稳定输出电压Uout。34低压差线性稳压器的基本原理低压差线性稳压器的基本原理n当LDO系统上电后电路开始启动，带隙基准电压源中的启动电路开始工作，保证整个系统开始正常工作，带隙基准电压源输出一个与电源电压和温度等都无关的稳定的参考电压Uref，而反馈/相位补偿网络的R1和R2产生反馈电压Ufb，这两个电压分别输入到误差放大器的输入端做比较，误差放大器将比较后的结果进行放大，控制调整晶体管的栅极，进而控制流经调

7、整晶体管的电流，最后达到使LDO输出稳定的电压的目的。整个调整环路是一个稳定的负反馈系统，当输入电压Uout升高时，反馈电阻网络的输入Ufb也会随之升高，Ufb与Uref进行比较与放大，使得调整晶体管的栅极电压升高，进而使得调整晶体管的输出电流降低，最终使得输出电压Uout降低，使得Uout保持在一个稳定的值上。35低压差线性稳压器的基本原理低压差线性稳压器的基本原理n由图可知，该LDO负反馈回路的闭环表达式为36低压差线性稳压器的基本原理低压差线性稳压器的基本原理nAol为负反馈环路的开环增益，为环路的反馈系数，其表达式为n在Aol1的情况下，可得n从上式可以看出，LDO的输出电压Uout只与带隙基准源的参考电压Uref以及反馈电阻网络的阻值比例有关，而与LDO的输入电压Uin、负载电流和温度等无关。因此，可以通过调节反馈电阻网络的阻值比例关系得到需要的输出电压。37低压差线性稳压器的版图设计低压差线性稳压器的版图设计n采用3.3V电源电压的中芯国际 CMOS 1p6m工艺，配合Cadence Virtuoso软件实现一款低压差线性稳压器的电路和版图设计。采用的低压差线性稳压器电路结

8、构图如图所示。38低压差线性稳压器的版图设计低压差线性稳压器的版图设计n如图所示，采用的LDO电路主要分为4个部分（此部分不包括带隙基准电压源电路，该电路在上一节已完整描述），从左至右依次为误差放大器、缓冲器、反馈和补偿网络和调整晶体管。39低压差线性稳压器的版图设计低压差线性稳压器的版图设计n规划低压差线性稳压器的版图布局。先将低压差线性稳压器的功能模块进行布局，粗略估计其版图大小以及摆放的位置，根据信号流走向，将低压差线性稳压器的模块摆放分为上下两层，下层为调整MOS晶体管，上层从左至右依次为电容阵列、电阻阵列和MOS晶体管区域。电源线和地线分布在模块的两侧，方便与之相连。低压差线性稳压器的版图布局如图所示。40低压差线性稳压器的版图设计低压差线性稳压器的版图设计n下图为低压差线性稳压器MOS晶体管区域的布局图，共分为四层。第一层为误差放大器(OTA)第一级输入差分管以及电流源部分；第二层为输入电流镜和OTA第一级负载管和第二级输入管；第三层为OTA第二级输出级以及缓冲器输入管；版图第四层为dummy MOS晶体管区域，图中没有示出。41低压差线性稳压器的版图设计低压差线性稳压器的

9、版图设计n下图为低压差线性稳压器中电容阵列版图，版图采用2x3阵列，阵列排布有助于器件的匹配，其中左下角电容为dummy电容，其余5个为电路中实际用到的电容。电容阵列采用保护环围绕可降低外界噪声对其的影响。另外如果面积允许，在实际用到电容的四周加入dummy电容可以进一步提高匹配程度。42低压差线性稳压器的版图设计低压差线性稳压器的版图设计n下图为低压差线性稳压器电阻阵列版图，低压差线性稳压器中的电阻主要用到两处，一处为分压的反馈网络，另外一处为零点跟踪。将两处材料相同的电阻归结在一起，并且其单条电阻尺寸相同有助于版图规划以及降低工艺误差。在电阻两侧加入dummy电阻也可进一步降低工艺误差对器件的影响。43低压差线性稳压器的版图设计低压差线性稳压器的版图设计n下图为低压差线性稳压器中调整晶体管的版图，由于需要流过较大的电流，调整晶体管的尺寸非常大，所以将其单独进行布局，放在整体版图的下方。调整晶体管版图需要注意的是金属线的宽度，也就是电迁移问题，需要从工艺文件中查阅金属线以及接触孔能够承受的最大电流密度，在设计时留出裕度即可。n另外在特殊用途时还需要考虑有关静电放电（ESD）问题。这时需要根据晶圆厂提供的规则文件，将晶体管pcell打散，对晶体管的漏源面积、多晶硅覆盖尺寸等进行修改，使得晶体管版图满足ESD的条件，才能保证大面积晶体管在较大电流时的稳定工作状态。44低压差线性稳压器的版图设计低压差线性稳压器的版图设计n下图中黑色框内为低压差线性稳压器中运算放大器版图，运算放大器是低压差线性稳压器中最重要的模块，版图设计非常重要。如图所示，版图基本成轴对称，并且版图两侧的环境要尽量相同。另外，需要采用相应的保护环进行保护和隔离。45低压差线性稳压器的版图设计低压差线性稳压器的版图设计n在各个模块版图完成的基础上，就可以进行整体版图的拼接，依据最初的布局原则，完成低压差线性稳压器的版图如图所示，整体呈矩形，版图两侧分布较宽的电源线和地线。到此就完成了低压差线性稳压器的版图设计。

《CMOS模拟集成电路版图设计：基础、方法与验证 PPT第八章 带隙基准源与低压差线性稳压器版图设计》由会员AZ****01分享，可在线阅读，更多相关《CMOS模拟集成电路版图设计：基础、方法与验证 PPT第八章 带隙基准源与低压差线性稳压器版图设计》请在金锄头文库上搜索。