第16章组合逻辑电路02.ppt

1,第十六章 组合逻辑电路,§ 16.1 概述,§ 16.2 门电路,§ 16.3 组合逻辑电路的分析,§ 16.4 组合逻辑电路的设计,§ 16.5 编码器和译码器,,16.1.1 数字信号和模拟信号,电子电路中的信号,,模拟信号,数字信号,随时间连续变化的信号,时间和幅度都是离散的,§ 16.1 概述,模拟信号：,u,正弦波信号,研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等在模拟电路中，晶体管一般工作在放大状态数字信号,,研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态16.1.2 数字电路研究的问题,基本电路元件,基本数字电路,逻辑门电路,触发器,组合逻辑电路 时序电路（寄存器、计数器、脉冲发生器、 脉冲整形电路） A/D转换器、D/A转换器,16.1.3 逻辑代数与基本逻辑关系,在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。

在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等§16.2 门电路,门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应门电路的主要类型：与门、或门、与非门、或非门、异或门等门电路的输出状态与赋值对应关系：,正逻辑：高电位对应“1”；低电位对应“0”混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑一般采用正逻辑,负逻辑：高电位对应“0”；低电位对应“1”在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可K开------VO输出高电平，对应“1” K合------VO输出低电平，对应“0” 1）“与”逻辑,A、B、C条件都具备时，事件F才发生16.2.1 分离元件门电路,二极管与门,逻辑变量,逻辑函数,( uD=0.3V ),逻辑式：F=A • B,逻辑符号：,（2）“或”逻辑,A、B、C只有一个条件具备时，事件F就发生二极管或门,逻辑式：F=A+B,逻辑符号：,（3）“非”逻辑,A条件具备时 ，事件F不发生；A不具备时，事件F发生。

逻辑式：,逻辑符号：,（4）几种常用的逻辑关系逻辑,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示与非：条件A、B、C都具备，则F 不发生或非：条件A、B、C任一具备，则F不 发生异或：条件A、B有一个具备，另一个不具备则F 发生基本逻辑关系小结,,输入A、B波形如图所示, 请画出与非门的输出（Y）波形A,,,B,Y,,,,课堂练习:,TTL — 晶体管-晶体管逻辑集成电路,集成门电路,MOS — 金属氧化物半导体场效应管集成电路,如：TTL门电路芯片（四2输入与非门，型号74LS00 ),地GND,TTL门电路芯片简介,外形,电源VCC（+5V）,§16.2.2 逻辑代数及运算规则,数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义0和1表示两个对立的逻辑状态例如：电位的低高（0表示低电位，1表示高电位）、开关的开合等1 逻辑代数的基本运算规则,加运算规则:,0+0=0 ，0+1=1 ，1+0=1，1+1=1,乘运算规则:,0•0=0 0•1=0 1•0=0 1•1=1,非运算规则:,2 逻辑代数的运算规律,一、交换律,二、结合律,三、分配律,A+B=B+A,A• B=B • A,A+(B+C)=(A+B)+C=(A+C)+B,A• (B • C)=(A • B) • C,A(B+C)=A • B+A • C,A+B • C=(A+B)(A+C),求证: （分配律第2条） A+BC=(A+B)(A+C),证明:,右边 =(A+B)(A+C),=AA+AB+AC+BC ; 分配律,=A +A(B+C)+BC ; 结合律 , AA=A,=A(1+B+C)+BC ; 结合律,=A • 1+BC ; 1+B+C=1,=A+BC ; A • 1=1,=左边,四、吸收规则,1.原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A•1=A,利用运算规则可以对逻辑式进行化简。

例如：,,吸收是指吸收多余（冗余）项，多余（冗余）因子被取消、去掉  被消化了长中含短，留下短2.反变量的吸收：,证明：,例如：,,长中含反，去掉反3.混合变量的吸收：,证明：,例如：,,正负相对，余全完五、反演定理,可以用列真值表的方法证明：,,德 • 摩根 (De • Morgan)定理：,16.2.3 逻辑函数的表示法,,四种表示方法,逻辑代数式 (逻辑表示式, 逻辑函数式),逻辑电路图:,卡诺图,真值表：将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格1 真值表：将输入、输出的所有可能 状态一一对应地列出设A、B、C为输入变量，F为输出变量请注意,n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态2 逻辑函数式,把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，又称为逻辑函数式，通常采用“与或”的形式与非与非、或非或非、或与、与或),,,,,,,利用逻辑代数的基本公式：,例：,16.2.4 逻辑函数的化简,例：,反演,？,AB=AC,A+B=A+C,请注意与普通代数的区别！,功能表,三、三态门的符号及功能表,功能表,,,三态门主要作为TTL电路与总线间的接口电路。

四、三态门的用途,工作时，E1、E2、E3分时接入高电平附: 门电路的常见逻辑符号,组合电路的研究内容：,分析：,设计：,给定 逻辑图,得到 逻辑功能,,分析,给定 逻辑功能,,画出 逻辑图,设计,16.3 组合逻辑电路的分析,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路1.由给定的逻辑图写出逻辑关系表达式分析步骤：,2.用逻辑代数对逻辑表达式进行化简3.列出输入输出状态表并得出结论例：分析下图的逻辑功能真值表,特点：输入相同为“1”； 输入不同为“0”同或门,例2：分析下图的逻辑功能真值表,特点：输入相同为“0”； 输入不同为“1”异或门,1,例3：分析下图的逻辑功能0,1,被封锁,1,B,1,0,被封锁,1,特点： M=1时选通A路信号； M=0时选通B路信号选通电路,16.4 组合逻辑电路的设计,方法步骤:,根据题意列真值表,,1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式2.用逻辑代数对逻辑表达式进行化简3.列出输入输出状态表并画出逻辑电路图例1: 交通灯故障监测逻辑电路的设计。

红灯R 黄灯Y 绿灯G,单独亮正常,黄、绿同时亮正常,其他情况不正常,,组合逻辑电路的设计,2、逻辑式,设：灯亮为“1”，不亮为“0”， 正常为“0”，不正常为“1”例1,,,3、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,组合逻辑电路的设计例1,4、用与非门构成逻辑电路,组合逻辑电路的设计例1,例2,设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，按下为“1”，不按为“0”多数（2）按下为通过通过时L＝1，不通过L＝0用与非门实现组合逻辑电路的设计,2、 写出最简“与或”式,组合逻辑电路的设计,1、列真值表,L= AC + BC + AB,,若用与或门实现,3、用与非门实现逻辑电路,组合逻辑电路的设计例2,,所谓编码就是赋予选定的一系列二进制代码以固定的含义n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号1）二进制编码器,将一系列信号状态编制成二进制代码§16.5 编码器和译码器,例：用与非门组成三位二进制编码器,--- 八线 - 三线编码器,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。

设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图真值表,8-3 编码器逻辑图,二、二---十进制编码器,二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码十个输入,四位,输入：I0 I9,输出：F4  F1,列出状态表如下：,状态表,逻辑图略,译码器,译码是编码的逆过程，即将某个二进制翻译成电路的某种状态1）二进制译码器,将n种输入的组合译成2n种电路状态也叫n---2n线译码器译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,2-4线译码器74LS139的内部线路,74LS139的功能表,“—”表示低电平有效2）显示译码器,二-十进制编码,,显示译码器,,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器显示器件：,常用的是七段显示器件,Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭,发光二极管,显示译码器,1）二--十进制显示译码器,----七段数码管显示译码器,显示器件：,常用的是七段显示器件,,,,,,,,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,,A3-A0: 输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,,七段显示译码电路真值表,七段显示译码电路真值表,,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,,,,,显示译码器：,74LS49的管脚图,功能表（简表）,8421码,译码,显示字型,完整的功能表请参考相应的参考书。

74LS49与七段显示器件的连接：,74LS49是集电极开路，必须接上拉电阻,74LS49,附 加法器,举例：A=1101, B=1001， 计算A+B0,1,1,0,1,0,0,1,1,加法运算的基本规则：,(1) 逢二进一2) 最低位是两个数最低位的叠加，不需考虑进位3) 其余各位都是三个数相加，包括加数被、加数和低位来的进位4) 任何位相加都产生两个结果：本位和、向高位的进位用半加器实现,用全加器实现,（1）半加器：,半加运算不考虑从低位来的进位,A---加数；B---被加数；S---本位和； C---进位。