EDA复习题答案.doc

08EDA复习题一、单项选择题：（20分）1． 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是__C_____ A. CPLD即是现场可编程逻辑器件的英文简称； B. CPLD是基于查找表结构的可编程逻辑器件； C. 早期的CPLD是从GAL的结构扩展而来； D. 在Altera公司生产的器件中，FLEX10K 系列属CPLD结构；2． 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，__C____是错误的A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的；C. 综合是纯软件的转换过程，与器件硬件结构无关；D. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束 3． IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为___B_______。

A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；B. 提供设计的最终产品----掩膜；C. 以网表文件的形式提交用户，完成了综合的功能块；D. 都不是4． 基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→____B____→综合→适配→__________→编程下载→硬件测试①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤引脚锁定A．③① B.①② C.④⑤ D.④②5． 下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的__B____A. 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B. 原理图输入设计方法无法对电路进行功能描述；C. 原理图输入设计方法一般是一种自底向上的设计方法；D. 原理图输入设计方法也可进行层次化设计6． 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是__A_____A. PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动B. 敏感信号参数表中，应列出进程中使用的所有输入信号；C. 进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D. 当前进程中声明的信号也可用于其他进程。

7． 嵌套使用IF语句，其综合结果可实现__A______A. 带优先级且条件相与的逻辑电路；B. 条件相或的逻辑电路；C. 三态控制电路；D. 双向控制电路8． 电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：___A________A. 资源共享 B. 流水线设计C. 寄存器配平 D. 关键路径法9． 在一个VHDL设计中idata是一个信号，数据类型为integer，下面哪个赋值语句是不正确的___D_____A. idata <= 16#20#;B. idata <= 32;C. idata <= 16#A#E1;D. idata <= B#1010#;10.下列EDA软件中，哪一不具有时序仿真功能：__D______A. Max+Plus IIB. Quartus IIC. ModelSimC. SynplifyD. 单项选择题：（20分）11.可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是__CD_ A. CPLD是基于查找表结构的可编程逻辑器件； B. CPLD即是现场可编程逻辑器件的英文简称； C. 早期的CPLD是从GAL的结构扩展而来； D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构；10． 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，____A____是正确的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B. 综合是纯软件的转换过程，与器件硬件结构无关； C. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合D. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的；11． IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为__D_______ A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；B. 提供设计的最总产品----模型库；C. 以网表文件的形式提交用户，完成了综合的功能块；D. 都不是12． 基于EDA软件的FPGA / CPLD设计流程为：→功能仿真→___D___→适配→时序仿真→编程下载→硬件测试①原理图/HDL文本输入 ②时序仿真 ③逻辑综合 ④配置 ⑤引脚锁定 A．③① B. ⑤② C.④⑤ D. ①③13． 下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的_D___A. 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B. 原理图输入设计方法一般是一种自底向上的设计方法；C. 原理图输入设计方法无法对电路进行功能描述； D. 原理图输入设计方法也可进行层次化设计。

14． 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是__D____A. PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号；C. 进程由说明部分、结构体部分、和敏感信号三部分组成；D. 当前进程中声明的变量不可用于其他进程15． 嵌套使用IF语句，其综合结果可实现___A___A. 带优先级且条件相与的逻辑电路；B. 条件相或的逻辑电路；C. 三态控制电路；D. 双向控制电路16． 电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：____B______A. 流水线设计 B. 串行化D. 关键路径法 D. 寄存器配平17． 在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的__C_____A. idata := 32;B. idata <= 16#A0#;C. idata <= 16#7#E1;D. idata := B#1010#;10.下列EDA软件中，哪一不具有逻辑综合功能：_B____。

E. Max+Plus IIF. ModelSimD. Quartus IID.Synplify一、单项选择题：（20分）18． IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________DA .瘦IP B.固IP C.胖IP D.都不是19． 综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的DA. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D. 综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的20． 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__A. FPGA全称为复杂可编程逻辑器件； B. FPGA是基于乘积项结构的可编程逻辑器件；C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D. 在Altera公司生产的器件中，MAX7000系列属FPGA结构。

21． 进程中的信号赋值语句，其信号更新是___C____A. 按顺序完成；B. 比变量更快完成；C. 在进程的最后完成；D.都不对22． VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________BA. 器件外部特性；B. 器件的内部功能；C. 器件的综合约束；D. 器件外部特性与内部功能23． 不完整的IF语句，其综合结果可实现________A A. 时序逻辑电路 B. 组合逻辑电路 C. 双向电路 D. 三态控制电路24． 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________B ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A. ①③⑤ B. ②③④C. ②⑤⑥ D. ①④⑥25． 下列标识符中，__________是不合法的标识符BA. State0 B. 9moon C. Not_Ack_0 D. signall26． 关于VHDL中的数字，请找出以下数字中最大的一个：__________。

AA. 2#1111_1110#B. 8#276#C. 10#170#D. 16#E#E110． 下列EDA软件中，哪一个不具有逻辑综合功能：________BA.Max+Plus IIB.ModelSimC.Quartus IID.Synplify一、单项选择题：（20分）1． 下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：BA. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试B. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试C. 原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试2． 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，_________是错误的CA. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C. 综合是纯软件的转换过程，与器件硬件结构无关；D. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。

3． CPLD的可编程是主要基于什么结构：DA .查找表（LUT）；B. ROM可编程； C. PAL可编程；D. 与或阵列可编程； 4.IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为。