光电耦合器组成的逻辑门电路.doc

光电耦合器组成的逻辑门电路作者：荣祖庚 日期：2012-2-15 11:15:47 人气：2 标签： 逻辑门是组成脉冲数字电路的基本单元，由于光耦合器以光为媒体传输信号，器件的输入、输出端在电气上是绝缘的，因此用光耦合器组成的逻辑电路，在隔离噪声及抑制干扰的性能要比晶体管逻辑电路可靠得多加之光耦合器的端口资源非常丰富，一般输入和输出各有两个引出脚，只需在输入端为内部发光二极管加限流电阻(各图中的 R1、R2)，在输出端为光敏管加上拉或下拉负载电阻(各图中的 R3)，几乎不再需要其它的外接元件，就可十分方便地组成各种逻辑门常用逻辑门有缓冲器(驱动器)、非门(反相器)、或门、或非门、与门、与非门、蕴含门及禁止门等，它们的逻辑图形符号、逻辑表达式及真值表如附表所列本文介绍用光耦合器组成逻辑门的基本方法，每种门提供两种不同的组接方案，并可用表达式和真值表加以验证附表：1.缓冲门如图 1、图 2 所示，输入和输出同相位图 1 中，输入端 A=1 时，光耦合器导通，输出端 Y=1；A=0 时光耦合器截止，R3 下拉使 Y=0图 2 中，A=1 时光耦合器截止，R3 上拉使 Y=1；A=0 时光耦合器导通，Y=0。

图 1～图 42.非门如图 3、图 4 所示，输入和输出反相图 3 中，A=1 时光耦合器导通，Y=0；A=0 时光耦合器载止，Y=1图 4 中，A=1 时光耦合器截止，R3 下拉使 Y=0；A=0 时光耦合器导通，Y=l3.或门如图 5、图 6 所示，A、B 两输入端之一为 1 或全为 1 时，Y=1；只有A、B 均为 0 时，Y 才输出 0图 5 中，若 A=l、B=1 或 A、B 均为 1 时，对应的光耦合器导通，Y=1；若 A=0 及 B=0 时，两光耦合器均截止，R3 才下拉使 Y=0图 6 中，两光耦合器的输出光敏管串联，只要 A、B 之一为 1或均为 1，必有一个或两个光藕合器截止，R3 上拉使 Y=1；只有 A=B=0 时，两个光耦合器均导通，才使 Y=0图 5～图 84.或非分如图 7、图 8 所示，与或门逻辑关系相反．当 A=1、B=1 或 A=B=1 时，Y=0；只有 A=B=0 时，Y=1图 7 中两个光耦合器并联，图 8 中两个光耦合器串联，工作原理可参照图 5、图 6 自行分析5.与门如图 9、图 10 所示，若 A=0、B=0 或 A=B=0 时，Y=0；只有 A=B=1 时，Y=1，图 9 中，两个光耦合器并联，只要 A、B 之一或全为 0，就有至少一个光耦合器导通,，Y= 0；当 A、B 均为 1 时，两个光耦合器都截，R3 上拉使 Y=1。

图 10 中，两个光耦合器串联，只在 A、B 有 0，就会使至少一个光耦合器截止，R3 下拉使 Y=0；当 A、B 均为 l 时，两个光耦合器均导通，则 Y=1图 9～图 166.与非门如图 11、图 12 所示，和与门逻辑相关系相反，当 A=0，B=0 或 A=B=0时，Y=1；当 A=B=l 时，Y=0图 11 光耦合器并联，图 12 光耦合器串联，工作原理参照图 9、图 10 自行分析7.蕴含门如图 13、图 14 所示，当 A=0 或 B=1 时 Y=l；只有 A=1 和 B=0 时，Y=0从附表上看，蕴含门有两种逻辑图形符号和两种表达式，但真值表且只有一个图 13 两个光耦合器并联，而 A、B 输入是互补的，这和上述或、或非、与、与非门的输入方法不同当 A=0、B=1 或 A=0 和 B=1 时，必有一个以上光耦合器导通，使 Y=1；只有同时满足 A=1 和 B=0 两个条件时，两个光耦合器均截止，R3 下拉使 Y=0图 14 两个光耦合器串联，A、B 输入互补，当 A=0、B=1 或 A=0 和 B=1 时，必有一个以上光耦合器截止，R3 上拉使 Y =1；若 A=1 和 B=0 时，两光耦合器均导通，Y=0。

8.禁止门如图 15、图 16 所示，和蕴含门逻辑关系相反，当 A=0 或 B=1 时，Y=0；只有 A=1 和 B=0 时，Y=1禁止门也有两种逻辑图形符号和两种表达式，真值表只有一个图 15 两个光耦合器并联，圈 16 两光耦合器串联，A、B 输入方法互补，工作原理可参照蕴含门自行分析稿件来源：电子报 2011.50。