双极晶体管、双极晶体管的形成方法及带隙基准电路的制作方法.docx

双极晶体管、双极晶体管的形成方法及带隙基准电路的制作方法专利名称：双极晶体管、双极晶体管的形成方法及带隙基准电路的制作方法技术领域：本发明涉及半导体技术领域，特别涉及一种双极晶体管、双极晶体管的形成方法 和驱动双极晶体管的方法以及包含双极晶体管的带隙基准电路背景技术：双极晶体管有两种基本结构PNP型和NPN型，由两个背靠背的PN结组成在这 三层半导体中，中间一层叫基区(b)，左右两层分别叫发射区(e)和集电区(C)发射区和 基区间形成发射结，集电区和基区间形成集电结双极晶体管的结构和制造方法的研究由来已久，常见的双极晶体管的结构和制造 方法可以参考中国专利申请第91104429. 9号所公开的内容现有技术还公开了一种利用现有的nMOS晶体管结构形成的NPN型双极晶体管结 构，具体请参照图ι所示，包括P型半导体衬底100 ；位于半导体衬底100中的深η型掺杂 阱101 (DNW)；位于半导体衬底100中的ρ型掺杂阱102 (Pff)，所述ρ型掺杂阱102被深η型 掺杂阱101包围；位于半导体衬底100中的η+掺杂区，所述η+掺杂区用于形成nMOS晶体 管的源/漏极所述深η型掺杂阱101、ρ型掺杂阱102以及η+掺杂区构成NPN双极晶体 管。

当然，现有的nMOS晶体管结构还包括栅介质层103和多晶硅栅极104同样，利用pMOS结构还可以形成PNP型双极晶体管在上述NPN型双极晶体管结构中，深η型掺杂阱101构成双极晶体管的发射极、 P型掺杂阱102构成双极晶体管的基极、η+掺杂区构成双极晶体管的集电极，在使用的时 候，需要分别在发射极、基极、集电极上通过接触孔形成电极，然后在基极上施加电流源以 使用同时，在大量集成电路中，如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和 开关稳压器中，都需要精密而稳定的电压基准源电路基准电压源直接影响着电子系统 的性能和精度，因此基准电压源对于温漂、以及与精度有关的指标要求比较高由于带隙 基准源(Band-gap reference circuit)或者虚拟接地电路(Virtual ground reference circuit)能够实现高电源抑制比和低温度系数，是目前各种基准电压源中性能最佳的基准 源电路为了实现高精度，通常都用硅半导体材料本身固有的特征电压(硅带隙电压)作 为基准电压，但由于硅半导体材料具有一定的温度系数，所以为解决温漂问题，通常选择一 种与基准电压的温度系数极性相反但绝对值相近的器件或电路(如AVbe电路)，使两者结 合起来，相互温度补偿，使总体温度系数近似为零。

带隙基准源电路是一种提供稳定基准电压( 1. 2V)的基本电路其稳定性(相 对于温度)与输出电压相关，所述输出电压是Vbe (基极发射极偏压)和Δ Vbe (两个基极发 射极偏压之偏差)与温度系数之和互补发明内容本发明解决的问题是提供一种双极晶体管、双极晶体管的形成方法和驱动双极晶 体管的方法以及包含双极晶体管的带隙基准电路为解决上述问题，本发明提供一种双极晶体管，包括绝缘体上硅，所述绝缘体上硅 包括硅基底、依次位于硅基底上的埋氧层和顶层硅；基区、发射区和集电区，位于顶层硅内， 所述基区位于发射区和集电区之间，所述发射区和集电区的导电类型相同，所述基区导电类 型与发射区和集电区相反；基区栅介质层，位于顶层硅上对应于基区位置；基区栅电极，位于 基区栅介质层上；发射极，通过第一接触孔与发射区电学连接；集电极，通过第二接触孔与集 电区电学连接；还包括基区控制电极，通过第三接触孔与基区栅电极电学连接所述集电区和基区之间还包括缓冲区，所述缓冲区的掺杂类型与集电区相同，但 掺杂浓度小于集电区，所述缓冲区与集电区之间的界面以及所述发射区与基区的界面倾斜 于所述半导体衬底表面所述基区栅电极为多晶硅，所述基区栅电极的导电类型与基区导电类型相反。

基区栅介质层和基区栅电极两侧的顶层硅上还形成有隔离层一种制作上述双极晶体管的方法，包括提供绝缘体上硅，所述绝缘体上硅包括硅 基底、依次位于硅基底上的埋氧层和顶层硅；在顶层硅上形成有源区；在有源区内进行第 一注入；在有源区内定义出基区区域，在顶层硅上对应基区区域位置依次形成基区栅介质 层和基区栅电极；在基区以外的有源区内进行第二注入，所述第二注入的离子的导电类型 与第一注入的离子的导电类型相反，形成发射区和集电区；在顶层硅上形成第一层间介质 层，覆盖所述基区栅介质层和基区栅电极；在第一层间介质层内形成第一接触孔、第二接触 孔和第三接触孔；在第一层间介质层上形成导电层，采用导电层形成集电极、发射极以及基 区控制电极，所述发射极通过第一接触孔与发射区电学连接，所述发射极通过第二接触孔 与集电区电学连接，所述基区控制电极通过第三接触孔与基区栅电极电学连接还包括在基区区域内进行第一附加注入，所述第一附加注入的离子的导电类型与 第一注入的离子的导电类型相同在进行第二注入之后、形成第一层间介质层之前还在基区以外的有源区内进行第 三注入，所述第三注入的离子的导电类型与第二注入的离子的导电类型相同，所述第三注 入的方向倾斜于所述半导体衬底表面，形成连接所述基区和集电区的缓冲区。

所述基区栅电极为多晶硅，还包括对基区栅电极进行掺杂的步骤，经过掺杂，所述 基区栅电极的导电类型与基区的导电类型相反一种驱动如上所述的双极晶体管的方法，包括在基区控制电极上施加第一电压； 在集电极上施加第二电压；在发射极上施加第三电压；在上述电压所形成的电场的作用下 集电区表层形成少数载流子，所述少数载流子与基区的多数载流子类型相同，并流入基区， 形成栅致漏电流，构成栅致漏电流的载流子继续流入至发射区，使基区与发射极之间的PN 结正向导通所述基区导电类型为P型，集电区和发射区导电类型为η型，所述基区控制电 极上的第一电压比集电极上的第二电压低，所述发射极上的第三电压比第一电压低所述基区导电类型为η型，集电区和发射区导电类型为P型，所述基区控制电极上 第一电压比集电极上第二电压高，所述发射极上的第三电压比第二电压Vc高一种带有上述双极晶体管的带隙基准源电路，包括第一端和第二端，所述第一端和第二端之间具有第一电压差；第一电流源，一端电连接至第一端；第一双极晶体管，发射 极电连接至第一电流源的另一端；第一负载，一端电连接至第一双极晶体管的集电极，另一 端电连接至第二端；第三端和第四端，所述第三端和第四端之间具有第二电压差；第二电 流源，一端电连接至第三端；第二双极晶体管，发射极电连接至第二电流源的另一端；第二 负载，一端电连接至第二双极晶体管的集电极，另一端电连接至第四端；所述第一双极晶体 管的基区控制电极与第二双极晶体管的基区控制电极相电连接，并作为所述带隙基准源电 路的输出端；控制单元，具有第一输入端、第二输入端和输出端，第一输入端电连接至第一 双极晶体管的发射极，第二输入端电连接至第二双极晶体管的发射极，输出端电连接至所 述带隙基准源电路的输出端；所述控制单元动态调控输出端电压使第一双极晶体管的发射 极电流与第一双极晶体管的集电极电流均输出第一电流源输出的电流、使第二双极晶体管 的发射极电流与第二双极晶体管的集电极电流均为第二电流源输出的电流；通过选择第一 电压差、第二电压差、第一电流源的输出电流、第二电流源的输出电流、以及第一负载和第 二负载的值使得所述带隙基准源电路的输出端的输出电压的温度漂移系数趋于零。

所述第一双极晶体管和第二双极晶体管的结构和大小均相同；所述第一电压差和 第二电压差相同；所述第一负载为第一电阻和第二电阻，所述第二负载为第二电阻所述第一双极晶体管和第二双极晶体管均为NPN型，所述第一端和第三端接地； 所述第二端和第四端接外置电压源所述第一双极晶体管和第二双极晶体管均为PNP型，所述第一端和第三端接外置 电压源；所述第二端和第四端接地与现有技术相比，本技术方案具有以下优点通过在基区栅电极上形成基区控制 电极可以间接对基区施加电压，类似于传统的MOS晶体管的栅电极，无需现有技术中的直 接在基区上制作基区电极以对基区施加电流，这样形成的双极晶体管结构与传统的MOS晶 体管结构大体相同，形成这种双极晶体管的工艺与传统的标准CMOS工艺完全兼容；而且双 极晶体管的发射区/集电区结电容较小，通过在基区控制电极上施加电压形成基区电流， 无需额外基区接触孔工艺，具有较小的输入电容本技术方案通过在所述集电区和基区之间形成掺杂类型与集电区相同、但掺杂浓 度小于集电区的缓冲区，可以通过控制第三注入角度和剂量来控制发射区和集电区之间的 击穿电压，而且通过倾斜于半导体衬底表面的第三注入进行，可以减少形成缓冲区的步骤， 降低成本。

本技术方案形成的带隙基准源电路，由于所采用的双极晶体管具有与MOS晶体管 大体相同的结构，通过在基区控制电极上施加电压通过电压控制能够形成基区电流，无需 采用现有双极晶体管形成的带膝基准源电路中的在双极晶体管的基区上施加电流的步骤本技术方案通过在基区上的多晶硅层上形成基区控制电极，类似于传统的MOS晶 体管的栅电极，无需现有技术中的直接在基区上制作基区电极，这样形成的双极晶体管结 构与传统的MOS晶体管结构大体相同，形成这种双极晶体管的工艺与传统的标准CMOS工艺 完全兼容；而且双极晶体管的发射区/集电区结电容较小，通过在基区控制电极上施加电 压经过基区栅电极和基区介质层之间的耦合，在基区内形成栅致漏电流并通过栅致漏电流 驱动基区与发射区之间的PN结，无需额外基区接触孔工艺，具有较小的输入电容；同时对 基区上的多晶硅层进行掺杂，使其导电类型与基区相同，可以改变双极晶体管的带隙7本技术方案通过在所述集电区和基区之间形成掺杂类型与集电区相同、但掺杂浓 度小于集电区的缓冲区，可以通过控制第三注入的角度和剂量来控制发射区和集电区之间 的击穿电压，而且通过倾斜于半导体衬底表面的第三注入进行，可以减少形成缓冲区的步 骤，降低成本。

图1是现有的双极晶体管剖面结构示意图；图2是本发明的第一实施例的形成双极晶体管的方法的流程示意图；图3至13是本发明的第一实施例的形成双极晶体管的方法的结构示意图；图14是本发明的第三实施例的驱动双极晶体管的方法的流程示意图；图15是本发明的第三实施例的驱动双极晶体管的方法的结构示意图；图16、图17是本发明的双极晶体管的标记；图18本发明的第四实施例的基准电压源电路示意图；图19是本发明的第五实施例的基准电压源电路示意图；图20是本发明的第六实施例的基准电压源电路示意图具体实施例方式本发明的发明人发现，现有的双极晶体管施加电流需要直接施加在基极上以驱动 双极晶体管，但是采用上述方案形成的双极晶体管的面积较大，电流放大系数β较小为 了提高双极晶体管的性能，现有技术添加了更为复杂的结构(比如多晶硅发射极、η+掩埋 层、外延硅、SiGe基极等)以获得高性能的垂直双极晶体管然而，这些为双极晶体管所添 加的工艺步骤和热循环偏离了标准CMOS工艺，因此，不能使用现有的CMOS逻辑库和IP库， 故这些形成双极晶体管的方法成本较高，因此这种高性能的BiCMOS技术应用范围并不广 泛SOI (绝缘体上硅)技术被认为是32纳米节点及其以下技术的最具吸引力的技术， 具有全耗尽和短沟道长度(即较薄的基区厚度)，寄生横向双极晶体管提供合适的性能，以 去除栅氧层和通过多晶硅栅极形成的基区接触孔。

制作高性能横向双极晶体管的主要工 艺在于制作较薄的基区形状以及其接触孔，以及浅掺杂的集电极(以获得较高的BV·)，对 CMOS基区工艺采用最少的工艺复杂度一种获得高性能横向双极晶体管的设计是通过对准 氮化物侧墙和浅参杂集电极形成的P型基区另一种设计是具有采用多晶硅间隙壁和η型 掺杂集电极P型基区SOI上的nMOS和pMOS晶体管的栅引入漏电流(GIDL)可以用作基区电流以开启寄 生的横向npn或者pnp双极晶体管本发明为了区别其驱动模式，定义为“GIDL驱动的横向 双极晶体管”本发明的发明人通过。