实验二 ttl集成逻辑门的逻辑功能与参数测试.doc

实验二实验二 TTLTTL 集成逻辑门的逻辑功能与参数测试集成逻辑门的逻辑功能与参数测试实验二 TTL 集成逻辑门的逻辑功能与参数测试一、实验目的1．掌握 TTL 与非门逻辑功能的测试方法；2．熟悉 TTL 与非门主要参数的测量方法；3．熟悉 TH-SZ 型数字电路实验箱的结构和使用方法；二、预习要求1．什么叫 TTL 集成电路？它使用的电源电压是多少？2．说明 TTL 与非门不使用的输入端应如何处置？3．复习 TTL 与非门的逻辑功能，主要参数的概念和测量方法；4．TTL 与非门的输出特性曲线？从中读取相关的参数值；三、实验原理1．与非门的逻辑功能当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平即有“0”得“1” ，全“1 得“0”.其逻辑表达式为 Y= EMBED Equation.3 ．2．本实验采用 4 输入双与非门 74LS20,即在一块集成块内含有两个互相独立的与非门，每个与非门有 4 个输入端其逻辑符号及引脚排列如图 2-1 (a) (b)所示：Y= EMBED Equation.3 1 2 3 4 5 6 7(a)国家标准逻辑符号 (b) 74LS20 引脚排列图 2-1 74LS20 国家标准逻辑符号及引脚排列四、实验器件1．TH-SZ 型数字电路实验箱2．数字万用表 UT563．TTL 与非门 74LS20 4．若干导线五、实验内容1．验证 TTL 与非门 74LS20 的逻辑功能在合适的位置选取一个 14 脚的集成块插座，按图 2—2 接好线。

每个门的 4 个输入端（假设为 A, B, C, D）接逻辑开关输出插口，以提供“0”与“1”电平信号（开关向上，输出“1” ；向下为“0” ） 门的输出端（假设为 Y）接 LED 发光二极管，LED 亮为输出“1” ，灭为输出“0” 按表 2-1 的真值表逐个测试集成块中 2 个与非门的逻辑功能表 2-1 74LS20 真值表输 入输 出A1(1) B(2)C1(3) B1(2) Y1 Y211110111101111011110图 2-2 74LS20逻辑功能测试电路2．74LS20 主要参数的测试（将测试值填入表 2-2）低电平输出电源电流 ICCL、高电平输出电源电流 ICCH、74LS20总的静态功耗、低电平输入电流 IiL ,高电平输入电流 IiH (IiH 很小，可不测)扇出系数 No（先测出允许灌入的最大负载电流 IOL ）（a） （b） （c） （d）图 2-3 74LS20 主要参数测试电路(1)低电平输出电源电流 ICCL指所有输入端悬空，输出端空载，74LS20 输出低电平时，电源提供给器件的电流。

测试电路如图 2-3 (a)所示2)高电平输出电源电流 ICCH指每个门各有一个以上的输入端接地（最好全部接地） ，输出端空载，74LS20 输出高电平时，电源提供的电流测试电路如图 2-3 (b)示3)计算 74LS20 总的静态功耗ICCL 和 ICCH 标志着器件静态功耗的大小,通常 ICCL＞ICCH，所以静态功耗为 PCCL=VCCICCH4)低电平输入电流 IiL指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值希望 IiL 越小 越好测试电路如图 2-3 (c)示5)高电平输入电流 IiH指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值希望 IiH 越小 越好测试电路如图 2-3 (d)示（因为 IiH很小，微安级，一般免于测试本实验也不测） 6)扇出系数 N0指门电路能驱动同类门的个数，它是衡量门电路带负载能力的一个参数N0= I0L/IiL 一般 N0>8其中：IoL 是指当 VOL 达到规定输出的低电平的规范值（一般为0.4V）时，门电路允许灌入的最大负载电流IOL 测试电路如图 2-4示：图 2-4 扇出系数测试电路 图 2-5 电压传输特性测试电路表 2-2 主要参数测试结果ICCL（mA）ICCH（mA）IiL（ EMBED Equation.3 A）IOL（mA）NO（计算）PCCL（计算）3．电压传输特性门的输出电压 U0 随输入电压 Ui 而变化的曲线称为门的电压传输特性，通过它可以读得门电路的一些重要参数，如输出高电平 UOH、输出低电平 UOL、关门电平 UOFF、开门电平 UON、门限电平 UTH 等值。

测试电路如图 2-5 所示：(1)采用逐点测试法，即调节 Rw,按表 2-3 逐点测得 Ui 及 U0 的值，然后绘制曲线表 2-3 电压传输特性Ui(V) 00.20.40.60.81.01.21.41.51.62.02.53.03.5…UO(V)(2)绘制电压传输特性曲线，并读出输出高电平 UOH、输出低电平 UOL、关门电平 UOFF、开门电平 UON、门限电平 UT 的值，填入表 2-4表 2-4 门电路有关的重要参数UOH(V)UOL(V)UOFF(V)UOFF(V)UTH(V)六、实验报告要求1．回答预习要求中提出的问题； 2．记录、整理实验结果，并对结果进行分析； 3．画出实测的电压传输特性曲线，从中读出输出高电平 UOH、输出低电平 UOL、关门电平 UOFF、开门电平 UON、门限电平 UTH 的值，并在图中标出七、实验注意事项1．TTL 电源电压使用范围为+4.5V---+5.5V 之间，超过 5. 5V 将损坏器件；低于 4. 5V 器件的逻辑功能将不正常实验中要求使用+5V电源极性绝对不允许接错 2．接插集成块时，要认清定位标记，不得插反 3．连线之前，先用万用表测量导线是否导通。

4．输出端不允许直接接地或直接接+5V 电源，否则将损坏器件 5．TTL 与非门 74LS20 不用的输入端可以悬空，示为“1”输入为了保证逻辑的绝对可靠，最好将不用端全部接+5V 电源实验三 组合逻辑电路实验分析一、实验目的 1．掌握组合逻辑电路的分析方法与测试方法； 2．了解组合电路的冒险现象及消除方法； 3．验证半加器、全加器的逻辑功能二、预习要求 1．复习组合逻辑电路的分析方法； 2．复习用与非门和异或门等构成的半加器、全加器的工作原理； 3．复习组合电路冒险现象（险象）的种类、产生原因，如何消除？三、实验原理 1．组合逻辑电路由很多常用的门电路组合在一起，实现某种功能的电路，它在任意时刻的输出，仅取决于该时刻输入信号的逻辑取值，而与信号作用前电路原来的状态无关 2．组合逻辑电路的分析是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能其分析步骤为：3．组合电路的冒险现象(1)实际情况下，由于器件的延时效应，在一个组合电路中，输入信号发生变化时，输出出现瞬时错误的现象，把这现象叫做组合电路中的冒险现象，简称险象这里研究静态险象，即电路达到稳定时，出现的险象。

可分为 0 型静态险象（如图 3-1）和 1 型静态险象（如图 3-2）:图 3-1 0 型静态险象其输出函数 Y=A+ EMBED Equation.3 ,在电路达到稳定时，即静态时，输出 Y 总是 1然而在输入 A 变化时，输出 Y 的某些瞬间会出现 0，Y 出现窄脉冲，存在有静态 0 型险象图 3-2 1 型静态险象其输出函数 Y=A+ EMBED Equation.3 ,在电路达到稳定时，即静态时，输出 Y 总是 O然而在输入 A 变化时，在输出 Y 的某些瞬间会出现 1，Y 出现窄脉冲，存在有静态 1 型险象 （2）进一步研究得知，对于任何复杂的组合逻辑电路，只要能成为A+ EMBED Equation.3 或 A EMBED Equation.3 的形式，必然存在险象为了消除险象，通常用增加校正项的方法，如果表达式中出现 A+ EMBED Equation.3 形式的电路，校正项为被赋值各变量的“乘积项” ；表达式中出现 A EMBED Equation.3 形式的电路，校正项为被赋值各变量的“和项” 例如：逻辑电路的表达式为 Y= EMBED Equation.3 B+AC；当B=C=1 时，Y= EMBED Equation.3 +A，Y 正常情况下，稳定后应输出 1，但实际中出现了 0 型静态险象。

这时可以添加校正项BC，则 Y EMBED Equation.3 B+AC+BC= EMBED Equation.3 +A+1=1,从而消除了险象四、实验器件1．TH-SZ 型数字电路实验箱 2.双踪示波器YB4320G3. 74LS00 74LS86 74LS02 4.若干导线五、实验内容1.分析、测试用与非门 74LS00 组成的半加器的逻辑功能（1）写出图 3-3 的逻辑表达式图 3-3 由与非门 74LS00 组成的半加器电路(2)根据表达式列出真值表 3-1，并写出最简函数表达式（3）根据图 3-3，在实验箱上选定两个 14 脚的插座，插好两片 74LS00，并接好连线，A, B 两输入接至逻辑开关的输出插口S, C 分别接至逻辑电平显示输入插口按表 3-2 的要求进行逻辑状态的测试，将结果填入表 3-2，与表 3-1 进行比较，看两者是否一致表 3.2 半加器理论值 表 3.2 实验测量结果ABY1 Y2 Y3 SCABCD0000010110101111S= C= 2．分析、测试用异或门 74LS86 和与非门 74LS00 组成的半加器的逻辑功能,填入表 3-3ABSC00011011表 3.3 异或门组成的半加器图 3-4 异或门和与非门组成的半加器 S= C=Ai Bi Ci-1Si Si0000101001100010111011113．分析、测试用异或门 74LS86、与非门 74S00 和或非门 74LS02 组成的全加器的逻辑功能图 3-5 全加器逻辑电路（1）根据逻辑电路写出全加器的逻辑函数表达式，并化为最简。

Si= Si=（2）按图 3—5 连线，Ai、Bi、Ci 的值按表 3-4 输入，观察输出Si、Si 的值，填入表 3-44．观察冒险现象并消除（1）按图 3-6 接线，当 B=C＝1 时，A 输入矩形波（f＝1 MHZ 以上） ，用示波器观察、记录 Y 波形2）用添加校正项的方法消除险象画出校正后的电路图，观察、记录校正后 Y 输出波形图 3-6 险象的消除六、实验报告要求1．整理实验数据、图表，并对实验结果进行分析讨论2．总结组合电路的分析与测试方法3．对险象进行讨论七、实验注意事项1．实验中要求使用+5V，电源极性绝对不允许接错2．插集成块时，要认清定位标记，不得插反3．连线之前，先用万用表测量导线是否导通4．输出端不允许直接接地或直接接+5V 电源，否则将损坏器件实验四 计数器及其应用（设计性）一、实验目的1．学习集成触发器构成计数器的方法2．掌握中规模集成计数器的使用方法及功能侧试方法3．用集成电路计数器构成 1／N 分频器 二、实验预习要求1．复习计数器电路工作原理 2．预习中规模集成电路计数器 74LS192 的逻辑功能及使用方法3．复习实现任意进制计数的方法。