微机原理总线课件.ppt

8.1 概述概述8.2 ISA总线总线8.3 PCI总线总线第八章第八章 总线总线18.1 概述概述总线总线是在模块与模块之间或者设备与设备之间传送信息的是在模块与模块之间或者设备与设备之间传送信息的一组公用信号线一组公用信号线总线的特点在于其总线的特点在于其公用性公用性，某两个模块或设备之间专用的，某两个模块或设备之间专用的信号线不能称为总线信号线不能称为总线F总线的基本概念总线的基本概念1970年年DEC公司公司PDP-11小型计算机首次采用总线技术小型计算机首次采用总线技术总线结构的优点：总线结构的优点：•便于采用模块化结构设计方法，简化系统设计便于采用模块化结构设计方法，简化系统设计•标准总线得到各厂商的支持，便于开发相互兼容的硬标准总线得到各厂商的支持，便于开发相互兼容的硬件板卡和软件件板卡和软件•模块结构便于系统的扩充和升级模块结构便于系统的扩充和升级•便于故障诊断和维修便于故障诊断和维修•…...2F总线的基本概念总线的基本概念微型计算机自诞生以来一直采用总线结构微型计算机自诞生以来一直采用总线结构目前在微型计算机系统中常把总线作为一个独立的目前在微型计算机系统中常把总线作为一个独立的部件看待部件看待微机系统中的微机系统中的I/O接口本质上是接口本质上是I/O设备与微机系统设备与微机系统总线的接口总线的接口3F总线的基本概念总线的基本概念按总线传送信息的类别，可以把总线分成控制总线、按总线传送信息的类别，可以把总线分成控制总线、地址总线和数据总线。

地址总线和数据总线总线也包括电源线和地线总线也包括电源线和地线4F总线的基本概念总线的基本概念控制总线控制总线控制总线用来传送控制信号、定时信号以及具有控控制总线用来传送控制信号、定时信号以及具有控制含义的状态信号制含义的状态信号在总线上，可以控制其他部件的部件称为总线主控在总线上，可以控制其他部件的部件称为总线主控或或主设备主设备，被控部件称为，被控部件称为从控或从设备从控或从设备根据不同的使用意义，有的控制信号为双向，有的根据不同的使用意义，有的控制信号为双向，有的为单向，有的为三态，有的非三态为单向，有的为三态，有的非三态5F总线的基本概念总线的基本概念地址总线地址总线地址总线上传送地址信号，总线主控用地址信号地址总线上传送地址信号，总线主控用地址信号指定其需要访问的部件（如外设、存储器单元）指定其需要访问的部件（如外设、存储器单元）总线主控发出地址信号后，总线上的所有部件均总线主控发出地址信号后，总线上的所有部件均感受到该地址信号，但只有经过译码电路选中的感受到该地址信号，但只有经过译码电路选中的部件才接收主控的控制信号，并与之通信部件才接收主控的控制信号，并与之通信地址总线是单向的，即地址信号只能由总线主控地址总线是单向的，即地址信号只能由总线主控至从控；地址总线也是三态的，非主控部件不能至从控；地址总线也是三态的，非主控部件不能驱动地址总线。

驱动地址总线地址总线的根数决定总线的寻址能力地址总线的根数决定总线的寻址能力6F总线的基本概念总线的基本概念数据总线数据总线数据总线上传送数据信息，数据总线是双向的，数据总线上传送数据信息，数据总线是双向的，数据信息可由主控至从控（写），也可由从控至数据信息可由主控至从控（写），也可由从控至主控（读）主控（读）数据总线是三态的，未被地址信号选中的部件，数据总线是三态的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）不驱动数据总线（其数据引脚为高阻）数据总线的根数称为数据总线的根数称为总线宽度总线宽度16位总线，指其位总线，指其数据总线为数据总线为16根7F总线的性能指标总线的性能指标1. 总线宽度总线宽度数据总线的根数数据总线的根数16位总线，指其数据总线为位总线，指其数据总线为16根2. 寻址能力寻址能力取决于地址总线的根数取决于地址总线的根数PCI总线的地址总线为总线的地址总线为32位，寻址能力达位，寻址能力达4GB8F总线的性能指标总线的性能指标3. 传输率传输率也称为总线带宽，通常指总线所能达到的最高数也称为总线带宽，通常指总线所能达到的最高数据传输率，单位是据传输率，单位是Bps（每秒传送字节数）（每秒传送字节数）计算公式：计算公式：Q=W×f/NW——数据宽度；数据宽度；f——总线时钟频率；总线时钟频率；N——完完成一次数据传送所需的时钟周期数。

成一次数据传送所需的时钟周期数PCI总线总线1.0版的总线带宽版的总线带宽132MBps9F总线的性能指标总线的性能指标4. 是否支持突发传送是否支持突发传送总线上数据传送方式：总线上数据传送方式：正常传送正常传送——每个传送周期先传送数据的地址，每个传送周期先传送数据的地址，再传送数据再传送数据突发传送突发传送——支持成块连续数据的传送，只需支持成块连续数据的传送，只需给出数据块的首地址，后续数据地址自动生成给出数据块的首地址，后续数据地址自动生成PCI总线支持突发传送，总线支持突发传送，ISA不支持不支持5. 负载能力负载能力总线上能够连接的设备数总线上能够连接的设备数10F总线的握手协议总线的握手协议总线握手技术主要是解决主设备取得总线控制权后，总线握手技术主要是解决主设备取得总线控制权后，如何在主设备和从设备之间实现可靠的寻址和数据传如何在主设备和从设备之间实现可靠的寻址和数据传送问题总线的握手方式：总线的握手方式：同步总线同步总线异步总线异步总线半同步总线半同步总线11F总线的握手协议总线的握手协议同步总线同步总线AddrData总线时钟总线时钟读命令读命令地址地址数据数据同步总线上所有信号受时钟控制，总线上各模块都在时钟上升沿将同步总线上所有信号受时钟控制，总线上各模块都在时钟上升沿将信号驱动至稳定或对信号进行采样。

信号驱动至稳定或对信号进行采样主设备在总线上进行读操作时，首先发出读命令和地址，从设备采主设备在总线上进行读操作时，首先发出读命令和地址，从设备采样并识别地址，在下一个时钟周期内将数据送到总线上，主设备在样并识别地址，在下一个时钟周期内将数据送到总线上，主设备在下一个时钟上升沿把数据读走下一个时钟上升沿把数据读走同步总线控制电路简单，数据传送速度快，但是要求总线上各模块同步总线控制电路简单，数据传送速度快，但是要求总线上各模块的操作速度与时钟频率相匹配，否则可能出现传输错误，使系统不的操作速度与时钟频率相匹配，否则可能出现传输错误，使系统不可靠同步总线同步总线读数据时序读数据时序12F总线的握手协议总线的握手协议异步总线异步总线读命令读命令地址地址数据数据主握手主握手从握手从握手AddrData异步总线上的数据传送不是在总线时钟控制下进行，而是用两条握手信异步总线上的数据传送不是在总线时钟控制下进行，而是用两条握手信号线采取请求号线采取请求-应答的方式进行应答的方式进行主设备在总线上进行读操作时，首先发出读命令和地址，待稳定后启动主设备在总线上进行读操作时，首先发出读命令和地址，待稳定后启动主设备握手信号（通知已作好读数准备），从设备识别地址和读命令后主设备握手信号（通知已作好读数准备），从设备识别地址和读命令后将数据送到总线上并启动从设备握手信号（回答数据已送出），主设备将数据送到总线上并启动从设备握手信号（回答数据已送出），主设备读取数据后撤消主设备握手信号（通知数据已接收），从设备撤消从设读取数据后撤消主设备握手信号（通知数据已接收），从设备撤消从设备握手信号（回答知道数据已被接收），接下来可以开始新的总线周期。

备握手信号（回答知道数据已被接收），接下来可以开始新的总线周期异步总线严密的握手信号使数据传送绝对可靠，但是控制电路复杂，且异步总线严密的握手信号使数据传送绝对可靠，但是控制电路复杂，且握手信号在总线上来回请求应答造成额外延时，数据传送速度较低握手信号在总线上来回请求应答造成额外延时，数据传送速度较低全互锁异步总线全互锁异步总线读数据时序读数据时序13F总线的握手协议总线的握手协议半同步总线半同步总线PCI总线和总线和ISA总线都采用半同步协议总线都采用半同步协议AddrData主设备时钟主设备时钟读命令读命令地址地址数据数据DataAddr等待等待半同步总线在主设备的时钟信号和从设备的等待信号下传送数据半同步总线在主设备的时钟信号和从设备的等待信号下传送数据主设备在总线上进行读操作时，首先发出读命令和地址从设备采样并主设备在总线上进行读操作时，首先发出读命令和地址从设备采样并识别地址，如果从设备响应速度足够快，能够在一个时钟周期完成操作，识别地址，如果从设备响应速度足够快，能够在一个时钟周期完成操作，则不置起等待信号；如果从设备不能在一个时钟周期完成读操作，那么则不置起等待信号；如果从设备不能在一个时钟周期完成读操作，那么就需要置起等待信号，直到数据送到总线上再撤消等待信号。

主设备在就需要置起等待信号，直到数据送到总线上再撤消等待信号主设备在总线周期的第二个时钟上升沿对从设备的等待信号采样，如果等待信号总线周期的第二个时钟上升沿对从设备的等待信号采样，如果等待信号无效，则读取数据，总线周期结束；否则在后续的时钟上升沿对从设备无效，则读取数据，总线周期结束；否则在后续的时钟上升沿对从设备的等待信号采样，直到等待信号无效，再读取数据，总线周期结束的等待信号采样，直到等待信号无效，再读取数据，总线周期结束综合了同步总线和异步总线的优点综合了同步总线和异步总线的优点半同步总线半同步总线读数据时序读数据时序14F总线的层次结构总线的层次结构计算机的总线系统由处于计算机系统不同层次上的若计算机的总线系统由处于计算机系统不同层次上的若干总线组成：干总线组成：CPU总线、局部总线、系统总线、外部总线、局部总线、系统总线、外部总线CPU总线总线CPU、、RAM、、ROM、控制芯片组等芯片之间的、控制芯片组等芯片之间的信号连接关系称为信号连接关系称为CPU总线或主总线（总线或主总线（Host Bus），包括控制总线、地址总线和数据总线），包括控制总线、地址总线和数据总线CPU总线实现了总线实现了CPU与主存储器、与主存储器、Cache、控制、控制芯片组、以及多个芯片组、以及多个CPU之间的连接，并提供了与之间的连接，并提供了与系统总线的接口系统总线的接口CPU与主存储器以及与主存储器以及Cache构成主机系统。

构成主机系统15F总线的层次结构总线的层次结构CPU总线总线CPU总线针对具体处理器设计，因此没有统一的总线针对具体处理器设计，因此没有统一的规范16系统总线系统总线系统总线为主机系统与外围设备之间的通信通道系统总线为主机系统与外围设备之间的通信通道在主板上，系统总线表现为与扩展插槽相连接的一在主板上，系统总线表现为与扩展插槽相连接的一组逻辑电路和导线，所以系统总线也叫组逻辑电路和导线，所以系统总线也叫I/O通道总线通道总线系统总线必须有统一的标准，以便按标准设计各类系统总线必须有统一的标准，以便按标准设计各类适配卡适配卡ISA、、EISA、、MCA、、VESA、、 PCI、、AGPF总线的层次结构总线的层次结构17系统总线系统总线F总线的层次结构总线的层次结构主板上同一类型扩展插槽对应位置的引脚是互相连接的主板上同一类型扩展插槽对应位置的引脚是互相连接的18局部总线局部总线用于主机与外部特定子系统之间的紧密连接，设置局用于主机与外部特定子系统之间的紧密连接，设置局部总线的目的是为了提高部总线的目的是为了提高CPU与高带宽占用部件（如与高带宽占用部件（如显卡）之间的数据传输速率显卡）之间的数据传输速率PCI、、VESA、、AGP为局部总线为局部总线F总线的层次结构总线的层次结构19外部总线外部总线外部总线用来提供外部总线用来提供I/O设备与系统中其他部件间的公共设备与系统中其他部件间的公共通信通路，也称为通讯总线。

通信通路，也称为通讯总线外部总线通常用于微机之间、微机与外设之间、外设外部总线通常用于微机之间、微机与外设之间、外设与外设之间的连接与外设之间的连接外部总线标准化程度最高，适用各种处理器外部总线标准化程度最高，适用各种处理器RS-232C、、SCSI（小型计算机系统互连）、（小型计算机系统互连）、USB（通（通用串行总线）、用串行总线）、…… F总线的层次结构总线的层次结构20F总线的层次结构总线的层次结构82439TX System Controller (MTXC) 82371AB PCI ISA IDE Xcelerator (PIIX4)21F总线的层次结构总线的层次结构22PC/XT结构与结构与PC总线总线 针对针对IBM PC/XT机机(8086)PC总线时钟频率总线时钟频率4.77MHz，总线宽度，总线宽度8位，寻址能力位，寻址能力1MB、半同步时序协议，最快存储器访问周期由、半同步时序协议，最快存储器访问周期由4个个时钟周期组成时钟周期组成——带宽约带宽约1MBpsPC/AT结构与结构与AT总线总线 针对针对IBM PC/AT机机(286)AT总线时钟频率总线时钟频率8MHz，总线宽度，总线宽度16位，寻址能力位，寻址能力16MB半同步时序协议，最快存储器访问周期由半同步时序协议，最快存储器访问周期由3个时个时钟周期组成钟周期组成——带宽约带宽约5MBpsPC总线与总线与AT总线后来经过标准化，称为总线后来经过标准化，称为ISA总线总线Industry Standard Architecture——工业标准体系结构工业标准体系结构F微机结构与系统总线的发展微机结构与系统总线的发展23EISA总线总线 针对针对 386、、486Extended ISA——扩展工业标准体系结构扩展工业标准体系结构总线时钟频率总线时钟频率8.33MHz，总线宽度，总线宽度32位，寻址能力位，寻址能力4GB、半同步时协议，支持突发传送、半同步时协议，支持突发传送——带宽约带宽约33MBpsVESA总线总线 针对针对 486Video Electronic Standard Association——视频电子标视频电子标准协会。

准协会 VESA总线也称为总线也称为VL-bus(VESA Local Bus) 总线时钟频率总线时钟频率33MHz，总线宽度，总线宽度32位，寻址能力位，寻址能力4GB、半同步时协议，支持突发传送、半同步时协议，支持突发传送——带宽约带宽约132MBpsF微机结构与系统总线的发展微机结构与系统总线的发展24高档高档PC机的三级总线结构和机的三级总线结构和PCI总线总线 针对针对 Pentium以上处理器以上处理器PCI:Peripheral Component——外部设备互连外部设备互连F微机结构与系统总线的发展微机结构与系统总线的发展25高档高档PC机的三级总线结构和机的三级总线结构和PCI总线总线 PCI 1.0版版总线时钟频率总线时钟频率33.3MHz，总线宽度，总线宽度32位，寻址能力位，寻址能力4GB、半同步时协议，支持突发传送、半同步时协议，支持突发传送——带宽约带宽约132MBpsPCI 2.0版版总线时钟频率总线时钟频率33.3MHz，总线宽度，总线宽度64位，寻址能力位，寻址能力4GB、半同步时协议，支持突发传送、半同步时协议，支持突发传送——带宽约带宽约264MBpsPCI 2.1版版总线时钟频率总线时钟频率66.6MHz，总线宽度，总线宽度64位，寻址能力位，寻址能力4GB、半同步时协议，支持突发传送、半同步时协议，支持突发传送——带宽约带宽约528MBpsF微机结构与系统总线的发展微机结构与系统总线的发展268.2 ISA总线总线支持支持8位位ISA卡和卡和16位位ISA卡卡F8位位ISA总线接口总线接口8位位ISA总线也称为总线也称为PC总线或总线或XT总线总线共有共有62引脚，其中，数据线引脚，其中，数据线8根、地址线根、地址线20根、控根、控制线制线21根、状态线根、状态线2根，还有时钟、电源、地线根，还有时钟、电源、地线27F8位位ISA总线接口总线接口28地址线地址线A19~A0存储器地址存储器地址A19~A0，最大存储器，最大存储器1M。

I/O地址地址A15~A0，最大，最大64K，在，在PC及及XT机上实际使机上实际使用用A9~A0，，I/O范围为范围为0000~03FFHF8位位ISA总线接口总线接口29数据线数据线D7~D0控制线控制线 21条条F8位位ISA总线接口总线接口AEN：：Address Enable，地址允许信号，地址允许信号 PC总线可由总线可由CPU或或DMA控制器控制，当控制器控制，当DMAC控制控制总线时，它产生总线时，它产生AEN信号，用于禁止信号，用于禁止CPU控制总线控制总线即：即：30控制线控制线 21条条F8位位ISA总线接口总线接口ALE：：Address Latch Enable，地址锁存允许，地址锁存允许 在在ALE的下降沿锁存来自的下降沿锁存来自CPU的地址信号的地址信号读读/写信号写信号 31控制线控制线 21条条F8位位ISA总线接口总线接口IRQ7~IRQ2：中断请求信号：中断请求信号 总线上的设备通过总线上的设备通过IRQ7~IRQ2向主板上的中断控制器向主板上的中断控制器8259发出中断请求，发出中断请求，IRQ7~IRQ2对应对应8259的引脚的引脚IR7~IR2。

8259的的8个请求输入端个请求输入端IR7~IR0中中IRQ0被主板上的系被主板上的系统定时器占用、统定时器占用、IRQ1被键盘占用，因此，被键盘占用，因此，IRQ0和和IRQ1不在不在PC总线上出现总线上出现32控制线控制线 21条条F8位位ISA总线接口总线接口DRQ3~DRQ1：：DMA请求信号请求信号 DMA控制器控制器8237有四个通道，允许四个设备请求进行有四个通道，允许四个设备请求进行DMA传送，但通道传送，但通道0用于用于DRAM刷新，因此，刷新，因此，DRQ0和和 不在不在PC总线上出现总线上出现: DMA响应信号响应信号33控制线控制线 21条条F8位位ISA总线接口总线接口T/C：计数结束信号：计数结束信号 一次一次DMA请求可传送多个字节，当任一请求可传送多个字节，当任一DMA通道传送通道传送结束时，结束时，T/C上出现高电平上出现高电平Reset Drv：系统总清信号：系统总清信号 34控制线控制线 21条条F8位位ISA总线接口总线接口 I/O通道奇偶校验信号当通道奇偶校验信号当I/O通道上的设通道上的设备或存储器的奇偶校验有错时，该信号有效。

备或存储器的奇偶校验有错时，该信号有效 I/O通道准备好信号该信号为低电平时通道准备好信号该信号为低电平时（未准备好），使（未准备好），使CPU或或DMA插入等待周期插入等待周期35F16位位ISA总线接口总线接口在在IBM PC/AT（（80286）机上首先使用，故又称为）机上首先使用，故又称为AT总线，在总线，在8位位PC总线上扩展而成总线上扩展而成36F16位位ISA总线接口总线接口16位位ISA总线在扩展总线在扩展PC总线时，保留了原总线时，保留了原62芯芯PC总总线信号的大部分定义，仅做了少量更改线信号的大部分定义，仅做了少量更改37F16位位ISA总线接口总线接口在扩展的在扩展的36芯插座上，芯插座上，ISA重新定义了部分信号重新定义了部分信号24位地址信号，允许最大存储器位地址信号，允许最大存储器16MSD15~SD0：：16位数据信号位数据信号38SBHE：总线高字节允许：总线高字节允许IRQ15、、IRQ14、、IRQ12、、IRQ11、、IRQ10AT机上使用机上使用2片中断控制器片中断控制器8259（主片和从（主片和从片），可有片），可有15级中断请求级中断请求F16位位ISA总线接口总线接口DMA请求请求/响应线响应线39F16位位ISA总线接口总线接口存储器读存储器读/写信号写信号16位访问周期信号位访问周期信号指出当前传送的是16位总线周期总线主控总线主控当DMA控制器使用总线期间， 为低电平408.3 PCI总线总线FPCI总线的引脚总线的引脚PCI总线支持总线支持32位和位和64位接口卡，位接口卡，64位卡有位卡有94个接插个接插点，点，32位卡仅有接插点位卡仅有接插点1~62 ----------------------------------------------------------------| PCI Component Side (side B) || || || optional || ____ mandatory 32-bit pins 64-bit pins _____||___| ||||||||||||||||||||||||||--|||||||--|||||||||||||| ^ ^ ^ ^ ^ ^ ^ ^ b01 b11 b14 b49 b52 b62 b63 b94微机系统采用微机系统采用98+22边缘接插件边缘接插件PCI总线的信号线包括必备的和可选的两类，其中必总线的信号线包括必备的和可选的两类，其中必备信号从设备备信号从设备47条，主设备条，主设备49条。

条418.3 PCI总线总线FPCI总线的引脚总线的引脚系统信号系统信号　　　　CLK:系统时钟信号为所有处理提供定时，在系统时钟信号为所有处理提供定时，在时钟的上升沿采样总线上各信号线的信号时钟的上升沿采样总线上各信号线的信号 CLK的的频率称为频率称为PCI总线的工作频率，为总线的工作频率，为33MHz 　　　　RST # :复位信号用来使复位信号用来使PCI所有的特殊寄存所有的特殊寄存器、定序器和信号恢复初始状态器、定序器和信号恢复初始状态428.3 PCI总线总线FPCI总线的引脚总线的引脚地址和数据信号地址和数据信号 　　　　AD[31:00] 地址和数据共用相同的地址和数据共用相同的PCI引脚一个一个PCI总线传输事务包含了一个地址信号期和总线传输事务包含了一个地址信号期和接着的一个接着的一个(或多个或多个)数据期PCI总线支持猝发总线支持猝发读写功能读写功能　　　　C/BE[3::00] 总线命令和字节使能信号在地总线命令和字节使能信号在地址期址期,C/BE[3:0]#定义总线命令定义总线命令;在数据期在数据期,C/BE[3::0]#用作字节使能用作字节使能 　　　　PAR 奇偶校验信号。

它通过奇偶校验信号它通过 AD[31::00] 和和C/BE[3::0]进行奇偶校验进行奇偶校验438.3 PCI总线总线FPCI总线的引脚总线的引脚接口控制信号接口控制信号 　　　　FRAME#:当一个主控设备请求总线时，采样当一个主控设备请求总线时，采样 FRAME#、、 IRDY# ，若均为无效电平，并且同一时钟的，若均为无效电平，并且同一时钟的上升沿上升沿GNT#为有效电平，就认定以获得总线控制权为有效电平，就认定以获得总线控制权 在主控设备发起传输时，将在主控设备发起传输时，将FRAME#驱动为有效电平，驱动为有效电平，并一直保持，直到开始传输最后一个数据时将并一直保持，直到开始传输最后一个数据时将FRAME#驱驱动为无效电平动为无效电平　　　　IRDY# :主设备准备好信号当与主设备准备好信号当与 TRDY# 同时有效时同时有效时,数据能完整传输在写周期数据能完整传输在写周期,IRDY# 指出数据已在指出数据已在AD[31::00]上上;在读周期在读周期,IRDY#指示主控器准备接收数据指示主控器准备接收数据 　　　　44接口控制信号接口控制信号 TRDY# :从设备准备好信号。

预示从设备准备完成从设备准备好信号预示从设备准备完成当前的数据传输在读周期当前的数据传输在读周期,TRDY#指示数据变量已在指示数据变量已在AD[31::0]中中;在写周期在写周期,指示从设备准备好接收数据　　指示从设备准备好接收数据　　 STOP# :从设备要求主设备停止当前数据传送从设备要求主设备停止当前数据传送 　　　　LOCK# :锁定信号用于锁定目标存储器地址锁定信号用于锁定目标存储器地址 　　　　IDSEL: 初始化设备选择在参数配置读写传输期初始化设备选择在参数配置读写传输期间间,用作设备配置寄存器的片选信号用作设备配置寄存器的片选信号 　　　　DEVSEL:设备选择信号该信号有效时设备选择信号该信号有效时, 表明总线表明总线上某设备被选中上某设备被选中 8.3 PCI总线总线FPCI总线的引脚总线的引脚45仲裁信号仲裁信号 　　　　REQ# :总线占用请求信号任何主控器都有它自总线占用请求信号任何主控器都有它自己的己的REQ#信号 　　　　GNT# :总线占用允许信号总线占用允许信号,指明总线占用请求已指明总线占用请求已被响应任何主设备都有自己的被响应任何主设备都有自己的GNT# 信号。

信号 8.3 PCI总线总线FPCI总线的引脚总线的引脚46F总线命令总线命令 总线命令在地址期总线命令在地址期 C/BE[3::0]#线有效时被译码，表线有效时被译码，表明事务的类型明事务的类型0000 中断确认中断确认 中断识别命令中断识别命令 0001 特殊周期特殊周期 提供在提供在PCI上的简单广播机制上的简单广播机制 0010 I/O读读 从从I/O口地址中读数据口地址中读数据 0011 I/O写写 向向I/O地址空间写数据地址空间写数据0110 存储器读存储器读 从内存空间中读出数据从内存空间中读出数据 0111 存储器写存储器写 向内存空间写入数据向内存空间写入数据 1100 多重存储器读多重存储器读 只要只要FRAME#有效有效,就应保持存器就应保持存器 管道连续管道连续, 以便大量传输数据以便大量传输数据 47F数据传输数据传输数据传输由启动方（主控）和目标方（从控）共同完成数据传输由启动方（主控）和目标方（从控）共同完成所有事件在时钟下降沿同步，在时钟上升沿对信号线采样所有事件在时钟下降沿同步，在时钟上升沿对信号线采样48F数据传输数据传输a. 总线主控设备获得总线控制权后，将总线主控设备获得总线控制权后，将FRAME#驱动至驱动至有效电平，开始此次传输。

同时启动方将目标设备的地有效电平，开始此次传输同时启动方将目标设备的地址放在址放在AD总线上，命令放在总线上，命令放在C/BE#线上线上b. 目标设备从地址总线上识别出目标设备从地址总线上识别出c. 启动方停止启动启动方停止启动AD总线，同时改变总线，同时改变C/BE#线上的信号，线上的信号，并驱动并驱动IRDY#至有效电平，表示已作好接收数据的准备至有效电平，表示已作好接收数据的准备49F数据传输数据传输d. 目标设备将目标设备将DEVSEL#驱动至有效电平，将被请求的驱动至有效电平，将被请求的数据放在数据放在AD总线上，并将总线上，并将TRDY#至有效电平至有效电平,表示总线表示总线上的数据有效上的数据有效e. 启动方读数据启动方读数据f.目标设备未准备好传送第二个数据块，因此将目标设备未准备好传送第二个数据块，因此将TRDY#驱动至无效电平驱动至无效电平50F数据传输数据传输g. 第第6个时钟，目标方已将第三个个时钟，目标方已将第三个数据块放到数据总线上，数据块放到数据总线上，但启动方未准备好，故因此将但启动方未准备好，故因此将IRDY#驱动至无效电平驱动至无效电平i. 启动方知道第三个数据块是要传输的最后一个，将启动方知道第三个数据块是要传输的最后一个，将FRAME驱动至无效电平，停止目标方，同时将驱动至无效电平，停止目标方，同时将IRDY#驱动至有效电平，完成接收驱动至有效电平，完成接收j.启动方将启动方将IRDY#驱动至无效电平，总线回到空闲状态驱动至无效电平，总线回到空闲状态51F配置空间配置空间 PCI总线实现了参数自动设置功能。

每个总线实现了参数自动设置功能每个PCI设备必设备必须提供须提供256字节的空间结构，软件利用这一结构可以字节的空间结构，软件利用这一结构可以测定什么板插入了测定什么板插入了PCI插槽，从而使软件能够自动地插槽，从而使软件能够自动地为为PCI接口设置系统接口设置系统——PnP=Plug and Play即插即用即插即用52F配置空间配置空间 识别码包含单元识别码（高识别码包含单元识别码（高16位）和厂商识别码（低位）和厂商识别码（低16位）位）单元识别码用来区分单元识别码用来区分PCI接口的类型接口的类型53F配置空间配置空间 04H为状态寄存器（高为状态寄存器（高16位）和命令寄存器（低位）和命令寄存器（低16位）位）命令寄存器用来产生命令寄存器用来产生PCI总线命令命令寄存器的每一总线命令命令寄存器的每一位都有确切的含义位都有确切的含义设备状态寄存器用来记录与设备状态寄存器用来记录与PCI总线有关事件的信息总线有关事件的信息。