实验五 组成逻辑功能器件的应用.docx

实验五 组合逻辑功能器件的应用一、实验目的 熟悉译码器、数据选择器、编码器的原理及应用二、实验仪器与器材 仪器：逻辑箱、数字万用表、二踪示波器器材：74LS138、74LS151三、预习要求：查阅附录六自行设计实验内容所要求的任务四、实验内容及步骤1. 74LS138的测试(1) 74LS138的功能测试 74LS138的使能端G,=1, G2A=G2b=O时，译码器处于工作状态将其1 2A 2B三个输入选择端CBA分别接至选择开关K.2、Kj K,将输出端Y0—i+2 i+1 i 0Y7 接发光二极管，测试其逻辑功能表 5—1输 入输 出G G C1 aCBAY0 Y1 Y2 Y3Y4Y5Y6 Y71 2A 2BX H XXXXX X HXXXL X XXXXH L LL L LH L LL L HH L LL H LH L LL H HH L LH L LH L LH L HH L LH H LH L LH H H(2) 用74LS138译码器设计一个三变量的表决电路在举重比赛中，有三个裁判：一个主裁判和二个副裁判在他们面 前各有一个按钮，只有当三个裁判均按键时或一个主裁判和一个副裁判 同时按下自己面前的按钮时，表示“杠铃举上”。

试完成该装置的逻辑 电路设计，并实验3) 用74LS138构成时序脉冲分配器参照图5—1，二进制译码器实际上也是负脉冲输出的脉冲分配器 若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配 器(又称多路分配器)，如图5—1所示若在G1输入端输入数据信息, G2A=G2b=0，地址码所对应的输出是G1数据信息的反码：若从G2A输 入端输入数据信息，令G1=1，G2b=0，地址码对应的输出就是G2A端 数据信息的原码若数据信息是时脉冲，则数据分配器便成为时钟脉冲 分配器根据数据输入地址的不同组合译出唯一地址，故可用作地址译码 器接成多路分配器，可将一个信号源的数据信息传输到不同的地点参照图5—1和以上的实验原理说明，时钟脉冲CP频率约为lOKHz，要求 分配器输出端Y0...丫7的信号与CP输入信号相同画出分配器的实验电路，用示波器观察和记录在地址端C、B、A分别取OOO —111 8种不同状态时Y0...Y7端的输出波形，注意输出波形与CP输入端波形 之间的相位关系2. 74LS151 的测试：（1） 74LS151 的功能测试：74LS151数据选择器选通端G=1时，Y=0；选通端G=0时，处于工作状态， 三个地址输入端CBA，可选择Y=D0—D78个数据源中的一个，Y、W为同相输 出端和反相输出端，三个地址输入端CBA分别接逻辑开关K.2、Kq K,输出 i+2 i+1 iY、W分别接发光二极管，检查线路正常之后，接通电源，拨动开关，当开关处 于各种状态时，记录对应的输出。

表5—2输 入输 出使 能选择C BY WHX XLL L LLL L HLL H LLL HLH L LLH LLH HLH H（2）用 74LS151 数据选择器完成以上三变量表决电路的设计3）用74LS151和74LS138构成3位并行数码比较器利用74LS151和74LS138的功能设计一个3位并行数码比较器，接法如图 5—2所示，设输入数码CBA与C'B'A'相同时，并行数码比较器输出Y=0，这样 当置 74LS138 的 CBA=110，贝I」Y6=0，而此时 74LS151 的 C'B'A'=110 时， Y=D6=Y6=0,表明数码相同，依次类推，利用这个原理可以设计简易密码器， 并在实验中验证C' B' A'图 5 — 2 并行数码比较器LCP 0 1 0 0 1 1 0 1图 5—3 并串转换器（4）并串转接器电路由8选1 数据选择器和1个3 位二进制计数器构成计算器的作 用是累计时钟脉冲的个数，当时钟脉冲CP 一个接一个送入时，计数器的 输出端 Q2Q1Q0从 000—>001—>010—>•••—>111 依次变化由于Q2Q]Q0 与选择器的地址输入端CBA相连，因此CBA就随时钟脉冲的逐个输入从 000到111变化，选择器的输出Y随之接通D0、D]、D2...D7。

当选择器 的数据输入端D0-D7与一个并行8位01001101相连时，输出端得到的就 是一串随时钟节拍变化的数据0-1-0-0-1-1-0-1，这种数称为串行数据3. 74LS148功能测试：自行设计一个优先编码器74148功能测试表格，进行测试，填入相关 测试结果4. 74LS85 功能测试：自行设计一数值比较器74LS85功能测试表格，填入相关测试结果五、 思考题 使用常用组合逻辑部件，设计一个应用电路，画出原理图，分析其工作原理。